哪种时钟走线好点呢？

lzhcqu

我做一个6层板
top
% c" o7 g2 d$ w- d* Z( B1 NGND
/ p9 @, t* L: Z3 ^5 J6 W6 ~S
POWER
& {4 d8 W" y9 b. KGND
" v. }- C% Y- Z( B: T/ \BOTTOM

其中要有两个SDRAM需要接一根100M的时钟信号线

' |" f: x5 G& o# h* ^请问我是把时钟线一直走top层好呢（这样就可以没有过孔）
还是通过过孔走S层好点呢（内层电磁屏蔽效果好点）
$ U% O7 M  @7 \
, C  Y4 k5 s* F+ O+ Q' T请各位兄弟姐妹帮帮忙
; a( q* V3 C+ T6 s: ~% a8 h3 w" t我没有经验
谢谢了

vikingrex

都可以吧。100M的频率不高。对SDRAM的布线也很容易实现。
! @3 t; _: F2 g/ Y时钟线要做的尽量短。
当然打几个过孔是没问题的。
4 s- ^4 x& s3 ]% P* l( w//如有不妥之处欢迎高手指正。

liqiangln

100M的时钟最好跟你的数据线，地址线放在同一层，阻抗长度好控制，并且对EMI也有好处。
9 \; X4 p9 {% h$ U  ]过孔没问题，在几百兆上。

lzhcqu

我的是两个SDRAM
" F+ r# ]! a# p& L+ \7 t数据线 地址线 时钟 控制线等加起来有100多根
1 N3 J8 \" q' [5 N/ [在同一层走线有点困难
我想把地址线走top层
* M+ ?9 w! q: ~+ h* ^1 T6 O时钟线和地址线走S层
把控制线和DQM线走bottom层
各位看怎么样呀？？

lzhcqu

还有时钟线到两个SDRAM的线长是不是应该等长呀？

lzhcqu

问一个等长的问题
这两个SDRAM的数据线都应该等长
还是各自的数据线等长就可以了呀？

vikingrex

感觉是各自的。。
两片SDRAM的时钟不一样，数据是靠各自时钟来锁存的。。

lzhcqu

那么两个时钟线不等长的话会不会出现这种情况呢：？？
" _! s9 N% B: c' C" C3 {
一个芯片先收到信号并响应，另一个芯片隔很久才收到，刚开始响应，这次的操作已经结束了。而CPU读的话，一个芯片响应了，将数据放出来，另一个芯片却还没收到控制信号，那么CPU读到的就是缺少了一部分的数据，那就是错的了。

_hhh_

这种问题就不要拿出来问了，随便怎么搞都不会有问题。