信号参考平面

legendarrow

根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT
  G; X# N# a+ H4 k- ~1 \& J( |% I
: v: v) v/ F9 m0 s! ]( M- O一条线夹在VCC与GND之间，与VCC的距离大于3倍或以上到GND的距离，基本上信号线不用考虑跨VCC moat的问题，但是此时信号线是microstrip还是striplne呢，是应该按照带状线的公式计算还是用微带线的公式计算阻抗
9 M5 V% O& v& U7 R8 B( W

loveb771

还是striplane
其实3倍还是有影响，信号越高速影响越大，
# s" l9 F5 o. n' D7 G. p6 X只是距离大影响变小，而且single不建议用此规则，

shark4685

还是striplane
5 N* n9 E$ o3 M) f7 p' G% W其实3倍还是有影响，信号越高速影响越大，
# T9 R+ l, j. a' N只是距离大影响变小，而且single不建议用此规则 ...
1 @! J( E0 [* n% s  \$ Gloveb771 发表于 2010-6-3 10:54

" t( F. l( a  O3 E1 V( b
  是这样的。赞同你的观点！！

legendarrow

也比较赞同，影响是随着距离的增大而慢慢减小的
1 \9 m9 f7 u2 x+ k! q" H) D$ X7 S只要距离存在，影响也肯定会存在的，只是在跨moat的具体应用中几乎可以忽略不计

于争

“根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT”
这条经验是谁给的？有数据支撑么？多大的影响是可以忽略的？
: G$ O0 A+ G4 z. q0 U跨MOAT的影响是不是可以忽略，要看什么信号，不同信号的要求不一样，同样的信号在不同的工程中可能要求又不一样，这样一概而论不可取，要有数据支撑。
5 f9 W" P* ]: ?, ~  y最好看看S参数，影响多大就出来了，这样才能决定在你的板子上影响是不是可以忽略。

cwfang

回复 3# shark4685

# U1 z9 N2 a: u. |  ~
5 s* `) }, F5 A- `0 i1 x! Q! s    我怎么没接触过core和pp。只知道电解质还有金属

cwfang

回复 1# legendarrow
. U: J* M1 B, `& u8 }
$ I+ x" r, g2 G; x8 x
* g4 Z  p2 k+ @7 H: z& r    制作板子的时候，金属层与金属层之间，有的说是core，有的说的pp。还有的是电解质，到底怎么分配呢？

legendarrow

core是基本单元的介质，pp是连接基本单元的介质
至少altium designer的软件是这样规定的
& P1 ?" Z: T% |# H但是看见以前SI写的stackup却是相反的，寒一个

chenxztiger

core是现成的双面板，pp是在压合时放在2个双面板之间的材料。

cwfang

回复 8# legendarrow
  B, d/ E7 E& k+ l. Y- J$ O' h. k

    哦，但我看到有的叠层层与层之间都是core，没有pp；而有点都是pp，没有core，这又是怎么回事呢？

legendarrow

今天仔细查下，原来板厂一般在做表层的时候直接用copper+pp，呵呵，俺搞错了

cwfang

回复 11# legendarrow


    表层与第二层的电解质是pp？别的根据你的阻抗控制决定？

legendarrow

回复  legendarrow


) A: U! [  c) D9 M) d, O- s) {    表层与第二层的电解质是pp？别的根据你的阻抗控制决定？
9 `& P+ J  h1 ^  ^7 Ncwfang 发表于 2010-6-9 14:20

# |8 h" A# T' [0 Y2 `* H  l
- e. Q6 H8 E% c/ z    对的

csj168

嗯嗯？？？？？