SI-list【中国】颠覆PCIE的Gen-Z总线架构

admin

        Gen-Z是一种高性能，低延迟高速总线架构，可用于与系统中的各个设备之间进行通信。它不仅简化了每个接口，还提供了构建模块，以创建高性能低延迟解决方案。其中系统中的每个设备彼此对等并使用相同的内存语义语言。 Gen-Z解决方案可以自由扩展，具有独立的计算，内存和存储资源，并且可以针对每个工作负载和环境进行精确定制，同时确保互操作性和业务灵活性。

     Gen-Z与PCIe的最大不同之处在于，在给定的结构子网内可以存在多个发起请求指令的设备。Gen-Z设备可以是请求设备，响应设备或两者皆是。在PCIe中，只可能是根复合体（Root Complex）或者终结端点（Endpoint），这会使CPU与CPU通信复杂化并减慢加速器的速度。使用Gen-Z，Gen-Z结构上的每个组件都可以同样的权限访问内存。Gen-Z允许不同的组件类型在Gen-Z总线上共存，并且无需中间互连或软件即可直接通信，总线上的所有节点都是对等关系。

    GEN-Z线缆

      作为高速总线，GEN-Z单通道目前最高可支持到28Gbps速率，最简单的1C架构的双向带宽已经可达到25GB，4C的双向带宽可以达到100GB，已经超过了PCIEX4-16的64GB。

TE GEN-Z连接器

-最后对Gen-Z做个总结：
-可扩展系统互连及协议；
-优化的内存语义通信；
-打破处理器-内存之间的创新依赖性；
-有机会简化软件开销和复杂性；
-无需更改的操作系统支持；
-通用模块化连接器和机械尺寸。

GEN-Z连接器PIN脚排布

《高速词典》----SI-list【中国】倾情奉献，快来收藏吧！

SI-list【中国】微信群
限硬件高速设计，先加群主，需注明单位





SI-list【中国】公众号信号完整性与电源完整性研究



关于DesignConSI-list【中国】微信群及公众号，专注于高速链路PCB设计、信号完整性/电源完整性仿真、IC测试板开发、夹具测试及验证相关技术交流，经验分享，由迪赛康科技（深圳）有限公司承建及管理。业务联络请扫描如下二维码。

▼点这，详细了解『本文转载自网络,版权归原作者所有,如有侵权请联系删除』