EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑 , v/ k9 b" S( |- m4 K* z- X: X. q3 I* ^
; a4 F8 `' N# d# b& f随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。 : V! P7 f5 p) F3 O# R0 X6 {
步骤一：根据需求创建Via structure
8 t' M S/ R" l I% F9 q2 j
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。
% b e( Y' u' P! M) p' P2 x
5 t2 b3 O) T9 T* L- S! Q' O
5 p! G% `" Z4 C; n- a4 v* n, l& d2 x$ x* [1 M1 i, j
1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。/ ^9 g& T' T; y
' F6 P: P" M8 | t. P* v6 s
, `* J7 w. p. b3 ]1 l
2. 高速布线层切换的Via structure样例。
; d6 e4 B: A) {' v% b# n8 x* Y% H; Y7 i! U+ ]- V
?. F) v* J; h6 A3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。 ) I7 e9 T' Z7 K8 q0 B8 v
/ M- v1 Z1 y$ h" D( R8 A1 {
: K0 r9 L; Q8 b! b- ^
步骤二：在设计中调用Via structure
) K+ S' i# f \0 t& rVia structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。
" V0 q7 g3 ~/ F8 ^% C2 s- f
9 b1 W% Y( o( @3 W; X
6 [% v2 K% w+ c8 G8 RAllegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。
9 u9 _- A! j' p! i/ o) l- r5 R9 A% c- }* D+ z. R7 M
' o. d2 n) }- V4 g2 Q. B. ]
$ o. {- U+ [& f1 b( [/ I2 E8 O) {( n( I
欢迎您的评论！
. E* F& \% _' i% t5 i$ q+ @. s: U
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
9 J" r/ J2 \6 c2 i
' _/ z0 ~; k1 ?8 {, b3 q" V4 s6 _4 w" F
| 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
