EDA365电子工程师网

标题: 手动布局出现说我的引脚数目和封装对不上 [打印本页]

作者: bin6405404 时间: 2014-7-15 11:57
标题: 手动布局出现说我的引脚数目和封装对不上
1，原理图J54 总共有54个脚 50个是连接信号 4个是定位脚也就是GND。
2，我的PCB封装也是54个脚，数字排列也是1到54绝对没有错误。
3，在PCB里面拿出来的时候可以看到但是放不出来。提示E-（SPMHGE-82）：引脚数不符号和组件之间不匹配。运行dev_check对设备文件的详细信息。
下面上图

作者: bin6405404 时间: 2014-7-15 11:59
原理图那个下面4符号个是GND 编号是 51 52 53 54 。

作者: bin6405404 时间: 2014-7-15 11:59
请大神帮我看下，我先去吃饭了

作者: bin6405404 时间: 2014-7-15 12:02
还有就是那个封装我换了好几种，还是不行现在就随便画了，不知道为什么引脚会对不上。。。数目

作者: binnydan 时间: 2014-7-15 14:20
把原理图中的51至54脚分别命名为GND1，GND2，GND3，GND4后试试看！

作者: bin6405404 时间: 2014-7-15 14:33
抱歉啊公司发给我的原理图，是不能修改的。有没有其他办法啊，我在发个详细的原理图给你看下

作者: bin6405404 时间: 2014-7-15 14:38

作者: bin6405404 时间: 2014-7-15 14:40
就是这样一个原理图，我居然封装都做不出来，还是没按规格做的，拿出来放不下。。。到底哪里出了问题。。

作者: bin6405404 时间: 2014-7-15 14:44
E- (SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information. 还是这个错误。。。无语

作者: zhuyt05 时间: 2014-7-15 15:24
从截图来看，你的原理图part并没有25 26 41 42这几个引脚呀，这些位置是空的

作者: kinglangji 时间: 2014-7-15 17:14
你找个空板子,重新导入一遍,如果真的是pin number的问题,view log里会告诉你具体是哪个pin多或者少.

作者: bin6405404 时间: 2014-7-16 08:28

zhuyt05 发表于 2014-7-15 15:24) c" d# Q1 t% a# a9 y
从截图来看，你的原理图part并没有25 26 41 42这几个引脚呀，这些位置是空的

额，无语果真是这样。。。谢谢这位细心的大哥。

作者: bin6405404 时间: 2014-7-16 08:31

kinglangji 发表于 2014-7-15 17:14; U, x% ?0 w1 Q: M
你找个空板子,重新导入一遍,如果真的是pin number的问题,view log里会告诉你具体是哪个pin多或者少.

谢谢大哥的建议。

作者: bin6405404 时间: 2014-7-16 08:58
感觉大家的给出的建议，就是我粗心，原理图的引脚少了上面那位说的4个问题已近解决，

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)