EDA365电子工程师网

标题: 2D line 如元件外框 為什麼設于all layer ? 期待大家討論關注.. [打印本页]
作者: stqw1987    时间: 2008-8-29 18:56
标题: 2D line 如元件外框 為什麼設于all layer ? 期待大家討論關注..
情況說明:
$ a6 e2 B" @' b9 w  r$ j我在DECAL DEIT環境下分別在primary component layer & silkscreen top & all layer 用2d line畫元件邊線.后保存為part type.
' D2 c+ y5 u* o4 y2 w' S) Q8 L7 d調入pcb layout后,經板層色彩設置后,三個邊線均正常顯示.(當然,在silkscreen top上的邊線顯示為黃色,其餘兩個邊線顯示則一致為灰色).但在導出cam時,我只應用默認設置導出.發現在cam中打開后,唯獨不見primary component layer的邊線顯示..; A  K; d: I3 R' p. J
經本人苦思冥想,終于知道為何...原來在cam輸出設置時,不可應用默認設置(我指的是如果你的邊線設在了top layer的話).在select items中設置primary component side的items on primary 要勾選outlines一項,如此作previw便可發現設置在primary component layer的元件邊線終於露出了可愛的面目.如下所示:, g  d7 ?1 X9 H3 l) L" n

( |8 \2 n3 I4 q. g  n以上只是自己摸索出的一些設置,但可惜的是只是解決了具體的問題,卻無法總結出真正的原由....
: n/ C8 a6 n$ ^( z於是便不可避免地產生了以下問題,希望版主可以指點一二....." h8 c& @0 R) Q
2D line 如元件外框 為什麼設于top layer ?設于all layer為什麼也是在layout中可以顯示的?
! o2 l$ G7 U! {$ N9 V兩者有區別嗎?
3 H3 G( [9 g9 ~) G  k& R為什麼又可以設於silkscreen layer? 7 J9 W3 T$ B' ^) X7 g
且以上三种設置均是可以輸出gerber的?! @: K' j2 l" n! x' m
它們各自的分工究竟是怎樣的?" r. D! J8 f- U# i4 J4 Y
以上菜鳥問題,還請高人指點.謝謝.6 W6 C: r. G1 \6 H
( I! b; e# {6 K
[ 本帖最后由 stqw1987 于 2008-8-29 20:36 编辑 ]
作者: jimmy    时间: 2008-8-29 20:12
元件外框建议设于all layer* f6 {) o* E9 C: q
4 Z7 [& g+ ^( p+ I. g* T
之所以不设在screen或top,是因为出丝印层的gerber时，系统默认是all layer.1 d) c$ r3 h* v* t/ s

" t/ S  O! W$ N& f当然，你也可以设在screnn或top层，但是出gerber时要添加进来.6 H3 K+ _5 w' j3 E- h
! n- z/ ]+ d( x3 m- q7 |
建议：做元件封装时外框统一设置在同一层。
作者: r_agreement    时间: 2008-9-2 10:02
https://www.eda365.com/viewthread.php?tid=4756&page=1#pid40952
, \3 Y+ {# j% ~9 J% t; D10#,希望对LZ理解有所帮助。
作者: stqw1987    时间: 2008-9-2 21:46
我看了,不過覺得不知所以然....' j4 Q2 W, P3 W* K$ g- y
這不,在導入時也碰到了各那個LZ一樣的問題,可是我的這個可能更難一點啊....
7 q$ r6 a# b0 P) r0 s0 ^https://www.eda365.com/thread-10203-1-1.html2 g4 G; A1 y3 w+ b! {
還請高人指點.
$ x% F9 |' A3 e8 c
' ?# G4 I7 ]0 j4 I[ 本帖最后由 stqw1987 于 2008-9-2 21:48 编辑 ]
作者: r_agreement    时间: 2008-9-3 09:29
Original posted by stqw1987 at 2008-9-2 21:46 ( w1 H9 ?2 I4 }* c5 \3 q# B$ w( z% B
我看了,不過覺得不知所以然....
4 v! Z- V" r6 m; w; W% q* u5 U. N; [" j這不,在導入時也碰到了各那個LZ一樣的問題,可是我的這個可能更難一點啊....+ p1 S; z8 z5 y$ u
https://www.eda365.com/thread-10203-1-1.html
- h4 e1 h8 Q3 h' R0 z# F; L還請高人指點.; o$ {+ b2 c9 W, M
" }+ e. b. O9 ]' e& e
[ 本帖最后由 stqw1987 于 2008-9-2 21: ...

* b' j0 r. I, J1 W3 z+ A可能是我表达问题，哈哈，如果实在看不明白，咱们可以通过邮件慢慢讨论，我的邮箱请见签名档。
- o6 C& i1 j, V, `" r* Y难怪有这么多人在问这问题最近，唉。。。。。
作者: 飛蛾卜滅    时间: 2008-9-3 17:42
元件外框设为ALL LAYER层，就说明在任何一层，外框都能显示出来，而元件封装本身有个属性，TOP/BOTTOM，而外框是属于元件封装的，所以元件封装在哪层，也就跟着是哪层了。 总之就是将外框设为ALL LAYER层的好处就是外框始终是与封装在同一层。不知我的理解正确与否。
作者: sa29675    时间: 2008-9-6 15:44
正确！就是如果在封装里标注字符如：1脚orVCC等就会在DRC时出错的。
作者: chenhaikun    时间: 2008-9-6 19:14
怎么是繁体字呢
作者: 27ing    时间: 2008-9-6 22:54
个人认为这个比较灵活    也就自已灵活处理



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2