EDA365电子工程师网

标题: 走蛇形线时，蛇形线的长度如何控制，怎么知道要走多长的蛇形线才能满足设计... [打印本页]

作者: jerry0929 时间: 2014-6-17 16:49
标题: 走蛇形线时，蛇形线的长度如何控制，怎么知道要走多长的蛇形线才能满足设计...
请教群里朋友一个问题，走蛇形线时，蛇形线的长度如何控制，也就是怎么知道要走多长的蛇形线才能满足设计要求？
就不知道蛇形线怎么走，什么时候可以走蛇形线，要走多长？一般在什么情况下走蛇形线？哪些信号线需要走蛇形线？

作者: jerry0929 时间: 2014-6-17 16:52

作者: kaka198510 时间: 2014-6-17 17:19
我也想知道!

作者: SmartEXP 时间: 2014-6-17 22:42
蛇形线通常会出现在比较快速的信号传输电路里面，并且要求多天信号线的传输时序相同，例如ARM核的处理器等器件他们外挂的DDR存储器，对于DDR里面的数据的读写时序控制非常精确，否则就会出现数据出错的现象。所以通常时钟作为一组，地址线作为一组，数据线作为一组，每组线都需要等长处理，长度误差等数据按照芯片硬件设计参考控制

作者: lzscan 时间: 2014-6-18 15:45
在layout之前需要阅读你工程中用到的器件的硬件设计指南，一般里面有布线指南。
我觉得这个东西是不能笼统的讲什么时候需要什么时候不需要。应该是具体情况而定。

作者: 仁爱 时间: 2014-6-18 21:36
一般是在对时序要求比较严格的走线要求走蛇形线

作者: bluemare 时间: 2014-6-18 22:14
bus和差分对

作者: owencai 时间: 2014-6-18 23:02
四楼说的不错

作者: bingshuihuo 时间: 2014-6-19 09:06
bus和差分对

作者: soswelcome 时间: 2014-6-19 10:08
保证时序采样正确即可

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)