EDA365电子工程师网
标题:
关于在SIGRITY中处理trace和shape结果差异的疑惑
[打印本页]
作者:
xhyzjiji
时间:
2014-6-14 14:31
标题:
关于在SIGRITY中处理trace和shape结果差异的疑惑
在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
: p2 a; f5 H1 J V5 _5 p
这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
% S+ H9 Y7 _; u! J B# z# E
当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
: q w8 |, F3 N, o# p% @/ P, U
我换了几个PCB文件之后仍然存在。
: b$ Z5 o* ^2 l0 c
9 }% L2 C9 ^3 ^! d0 S# l |6 X
可否有人帮忙解释一下？
% x- c4 X# j1 X) A( p+ L; l
在POWER SI中差异的理论支撑来自哪里？
& ~: u6 X8 z( _& ^' ^ E; A1 e7 r
在power dc中回路电阻的差异又来自哪里？
% }$ g! [& C1 {0 p9 Q, _( V
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2