EDA365电子工程师网

标题: DDR3_1066M仿真问题 [打印本页]
作者: xiao_layout    时间: 2014-2-12 10:53
标题: DDR3_1066M仿真问题
在做DDR3仿真的时候，眼图电平明显高于750MV。开始以为是ODT的终结所致，后将终结和拓扑删除部分简化仿真。发现output的输出还是高于750MV。如下图：       。# r0 j5 w' q8 M! _9 H" e$ T  }
上面是删减后只挂两片的DDR的眼图和拓扑，还是高于750MV。
1 }/ v  k  R$ r+ N  下面是完整的拓扑和眼图：
2 Y; M. R4 m7 I+ |: a. R! g: J : ^4 S* _; {% ~$ o8 P9 E, `

  _6 F! l! E3 d+ ^5 L8 u  X! g% E) W$ n2 r8 |+ Y
不知道什么原因。DDR3的眼图电压应该在250MV-1250MV之间。不知道我的为什么偏高。
3 N  h* m7 s# u/ j) r8 A- t. f' ^     求大侠解释。
作者: cousins    时间: 2014-2-12 11:13
我猜是你的模型问题。) c* Q5 W" E( B2 E/ J
只是猜而已，virtex6 driver的buffer不清楚你选的是哪个drive level。
9 V" K0 {: {( K$ b你可以试试直接用最简单的点到点的方式看看DC LEVEL，然后再去check ibis的default model。# b% |  A8 h! D, K! _
作者: xiao_layout    时间: 2014-2-12 11:19
cousins 发表于 2014-2-12 11:13
- b6 s, c2 H  `5 w" B2 t7 y2 Z我猜是你的模型问题。
1 d3 A* M. x1 h5 S4 }1 _: }只是猜而已，virtex6 driver的buffer不清楚你选的是哪个drive level。& k. r' z  c! h5 j: i8 M. d
你可以试试 ...
& ~6 O; {4 M! E
，如图为DDR和virtex6 的driver。DDR电平类型SSTL。1 m, }) k/ p0 H- X9 h( }& u: D
我查看模型将1.5V的IO的driver都试过。都差不多。在这个问题上纠结很久了。
作者: cousins    时间: 2014-2-12 11:30
用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的。$ q0 G' _* }% r  K, p0 g
你这个是micron v69a的模型吧 不知道你用的是1.35V还是1.5V的level7 L! Q6 X  }* i# t
virtex应该为1.5V的output吧
作者: xiao_layout    时间: 2014-2-12 11:37
cousins 发表于 2014-2-12 11:30
* L3 }4 L; u. n4 Q用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的 ...

! H; u3 q2 w) E$ I; c mt41j256m8hx.rar (2.48 MB, 下载次数: 157)   附件为DDR的IBIS模型及手册。你可以看下。直流偏置应该就是1.5v
作者: cousins    时间: 2014-2-12 12:36
我看你的ibs里针对mt41j256m8hx这个型号，只有ODT_INPUT这个buffer model吧, ?4 ?  {+ Z1 U3 S3 [9 z3 h* L* H
而且也没有相应的model select描述说明要选40ohm_ODT_1066这个buffer model啊，这只是个submodel，都不具备input规格的。你为什么要选这个buffer？
) l2 T7 F( d' S
作者: xiao_layout    时间: 2014-2-12 13:41
cousins 发表于 2014-2-12 12:36
0 P# N+ z8 h6 o% T! x! A. M我看你的ibs里针对mt41j256m8hx这个型号，只有ODT_INPUT这个buffer model吧
# o! F, O! b4 Q! u6 |- B7 h& `1 }而且也没有相应的model select ...

8 p' u+ p! i* O# @我选择这个model是因为去做一些阻抗匹配来改善眼图。例如; x: _3 N1 Q% L9 ~$ Y& Q
我在做数据线时。
( h1 b- N# G. ?0 |6 l: e我选在DQ40_ODT40_1066的仿真眼图明显比选在DQ40_1066要好，可以明显改善过冲。
/ Q: N5 J- l$ h, o/ G( t我也看了下你说的那个问题。我选在的那个model的确是一个submodel且没有标示具有INPUT属性。
8 @; h* s# ~+ @2 }2 _9 r. k但是我想它列出的子model应该是可用的。这也是ODT的一个buffer啊？只是匹配不一样。" R! s: R. X5 \
作者: xiao_layout    时间: 2014-2-12 13:56
xiao_layout 发表于 2014-2-12 13:412 q" L  s0 n* i' f3 B2 i
我选择这个model是因为去做一些阻抗匹配来改善眼图。例如
4 f, N- ^6 C( H' w' h我在做数据线时。
  V; e  f! N9 u% C) [4 Y2 f+ y# h我选在DQ40_ODT40_1066的仿 ...
: u6 p, `* N7 a8 B
帅哥，谢谢。我终于知道了。地址是单向传输智能选INPUT。数据线时I/O属性 可以去选择匹配。我选INPUT波形就正常了。开始模型没有弄明白。
作者: xiao_layout    时间: 2014-2-13 08:54
cousins 发表于 2014-2-12 11:30& i; L5 t+ J. G7 v
用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的 ...
. n: ]+ C+ T6 b+ n
谢谢，查找到原因了。的确是模型错误。还有个问题请教下：我在仿时钟线的时候。由于V6的模型没有附上，所以时钟驱动不是查分，我自己调用个查分驱动，但是在付模型时发现在模型里面没有输出的模型。但是在选择output、IBIS i/O时，可以看到V6的output的模型。我怎么能为我的驱动附上。2.我在仿真时发现我的上升沿和下降沿均有塌陷。可能是布线太长，负载容性太大。我怎么改变驱动能力？
作者: cousins    时间: 2014-2-13 09:21
将v6的ibs文件里[pin]内容下添加以下参数
; Q$ S3 W; V/ j/ c[Diff_pin]  inv_pin     vdiff     tdelay_typ     tdelay_min    tdelay_max
+ h) t+ J2 Y4 t( T' ^! C9 D/ r9 w. r
主要添加DIFF_PIN 和INV_PIN就可以 vdiff填为350mV吧，具体多少你要看你的规格书有没有提到，没有提到就先填这个值，但是好像对结果没太大影响& `/ Q8 `3 S" @; I8 z  H6 M, Y( x
后几个参数可以舔为NA
. U* y  ~5 e" N2 E: v仿真中改变驱动能力你要选择对应的model selector) P/ a( l" y9 }! c* g( ~
置于正确的改善方法应该是越远端负载的走线阻抗就越要调小，原因是远端负载的容性负载增大，要减小塌陷就要减小特征阻抗来改善上升延时造成的塌陷。/ i: w* i, M  {! x
作者: clovep    时间: 2015-6-5 11:32
楼主，可以上传一份完整pcb和ibis的模型吗，初学者，各种资料不全，谢谢分享
作者: ABCLSL    时间: 2015-11-2 17:25
:):):):):)



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2