EDA365电子工程师网

标题: 音频芯片的SDA和SCL接上拉电阻？ [打印本页]
作者: tgwfcc    时间: 2013-11-6 20:48
标题: 音频芯片的SDA和SCL接上拉电阻？
前边接的22.1Ω的电阻是限流的吗？那为什么又接上拉电阻呢，不是又拉高了，还是我理解错了？请高人指点

QQ图片20131106204632.jpg (45.77 KB, 下载次数: 10)

QQ图片20131106204632.jpg
作者: tgwfcc    时间: 2013-11-6 21:03
刚百度了下，是不是因为I2C总线空闲时都要高电平?所以才接上拉电阻，那阻值是怎么确定的呢？
- b: x" L/ J6 q, P! o
作者: hhit2009    时间: 2013-11-6 21:33
印象上这个跟总线内部电容有关，没必要算1.5k~2.2k之间就行，
作者: tom781019    时间: 2013-11-6 23:32
22ohm 是为了抑制反射； 上拉电阻的大小跟你I2C 跑的频率相关的。 看一下I2C的Specification就清楚了。
作者: xuechaojie    时间: 2013-11-7 08:40
串电阻不是为了放反射，而是调试维修方便，比如IICSDA短路了，断开电阻就可以知道是那一边短路了。可以不串电阻。但上拉电阻是必须的，2.2K-10K都行。LZ还是google了解一下I2C。
作者: tgwfcc    时间: 2013-11-7 09:34
楼上的我信哪个呢？一个说抑制反射，一个说为了调试？
作者: tom781019    时间: 2013-11-7 09:43
都参考一下吧，每个理解都有各自的依据。 做这一行，通常一个问题没有一个绝对的答案。
作者: jacklee_47pn    时间: 2013-11-7 09:52
"为了放反射" ???
9 R  T' ~. {+ l  |; K* ?: Y" e5 d  B! d
速度要達到 《數十MHz》 等級以上才會發生嚴重的反射問題，I2C 通常最快也只有 《400KHz》，哪裡會有很嚴重的反射問題呢?
作者: zlpkcnm    时间: 2013-11-7 10:42
tgwfcc 发表于 2013-11-6 21:039 l  s5 V6 @, Y, F, n- S
刚百度了下，是不是因为I2C总线空闲时都要高电平?所以才接上拉电阻，那阻值是怎么确定的呢？
+ Z0 }7 n& b! v8 Q5 P/ _/ R
童鞋， I2C上啦电阻的大小通常是根据所需要的上升沿快慢来决定的。上升的快就用小的上啦电阻，至于要多大电阻，一切以调试结果为准。通常使用的阻值有1.5K,2.2K,2.7K,4.7K等
作者: tgwfcc    时间: 2013-11-7 14:57
3颗油，
作者: czx08    时间: 2013-11-7 19:15
上拉电阻是根据I2C的规范，一定要加的。
7 U5 H4 x1 j. `9 C% t: r( _串接电阻是为了电平匹配，有可能两个IC的电平不一样。
作者: weihuaping118    时间: 2013-11-8 00:56
唉，这么多的鸟，版主也不解释下，呵呵。现在太晚了，睡觉了
作者: tgwfcc    时间: 2013-11-8 11:23
楼上的什么意思呢？
作者: qianke13@163.co    时间: 2013-11-8 15:15
series resistors Rs protect the I/O stages of the I2C-bus devices from high-voltage spikes on the bus lines % q  s, o; k' @
and minimize ringing and interference.
作者: jibuzhuw2012    时间: 2013-11-8 16:25
我用的I2C只有上拉，没有串电阻啊。。。何解呢？？
作者: weihuaping118    时间: 2013-11-8 22:18
weihuaping118 发表于 2013-11-8 00:56; f& {, q4 C! D5 T. d' k- i
唉，这么多的鸟，版主也不解释下，呵呵。现在太晚了，睡觉了

; g5 P& r% T8 B4 s4 Q. z. M: e呵呵，这个要了解I2C通讯的本质是什么！或者串口通讯等，做为保护IO的作用，准确说是限流，还有就是对信号的上升边沿有所平滑，准确说是消过冲，阻值不能过大，不然会和I2c的总线电容形成RC滤波，那样就成了积分电路了，也就是三角波，总线通讯就错误了，呵呵，3 S+ T# d, q- G& E

1 k3 T- `) e& j- p, y$ J在下随口说一下；我觉得很多人总是一上来就问人，这样的学习方式不太好，首先要自己摸索了，实在不懂才问，要问就要问出意义所在嘛，简单的随便说下，没有人会愿意回答的，什么是高手？高手都是解决高水平的问题或者是比较有技术的，不是这样问问题的呢，我觉得哈，这样问的结果就是告诉你加了总比不加好，呵呵，满意吗？个人觉得没有啥意义。不知道有人赞同不。
作者: LSM19881314520    时间: 2013-11-10 21:03
求解( u+ c- u1 ^' g/ i
作者: terryzhang1208    时间: 2013-12-7 16:24
上拉电阻必须要的，因为芯片里面是OD。 阻值大小和I2C总线频率有关系，还有如果I2C总线上挂了很多器件的话需要调整上拉电阻来调整上升沿。总线上串电阻方便调试
作者: wesnly    时间: 2013-12-10 13:21
tgwfcc 发表于 2013-11-7 09:34
  _6 A, m5 S, e1 D  \9 i& N楼上的我信哪个呢？一个说抑制反射，一个说为了调试？
& S9 W4 u6 y+ Y# C1 ~
阻抗匹配，抑制反射
作者: wangjakn    时间: 2013-12-11 17:26
其实一般应用可以不接的22欧的，这样做就是楼上说的抑制反射，这样对EMC很有用。。
作者: l81004666    时间: 2014-2-7 13:49
如果确实要去查找I2C中的电阻的话，那么I2C中电阻确实也有一定的要求，一般I2C的上拉电阻计算如下：: Y7 d4 U- C0 E
Rmin=(VDD-0.4)V/3mA,(这里注意下单位)，9 J% E1 D8 f! C9 q6 l
Rmax =(T/0.874)*C,   (T为总线一个周期时间，C为总线上的负载电容，一般为300pF)
作者: 超級狗    时间: 2014-2-7 15:24
其實 I[sup]2[/sup]C 的規範都有寫啦！
$ q( H6 C8 \" V. i
. J' s' F( R& c5 y6 F9 y5 \9 V; E

I2C Rs and Rp.jpg (313.79 KB, 下载次数: 24)

I2C Rs and Rp.jpg
作者: 超級狗    时间: 2014-2-7 17:34
I[sup]2[/sup]C 規範上的說明︰6 U. [7 M% c! l% s8 ~

, U2 ]- {0 T+ x  BRp min is shown in Fig.37. The required noise mrgin of 0.1VDD for the LOW level, limits the maximum value of Rs. Rs max as a function of Rp is shown in Fig.38. The bus capacitance is the total capacitance of wire, connections and pins. This capacitance limits the maximum value of Rp due to the specified rise time. Fig.39 shows Rp max as a function of bus capacitance. The maximum HIGH level input current of each input/output connection has a specified maximum value of 10 mA. Due to the required noise margin of 0.2 VDD for the HIGH level, this input current limits the maximum value of Rp. This limit depends on VDD. The total HIGH level input current is shown as a function of Rp max in Fig.40.
* |# [% o  y$ p' W4 K. t# L) b! l
& i1 e) t. ?# |( U9 l2 R! j+ q
Series resistors Rs are optional. They protect the I/O stages of the I2C-bus devices from high-voltage spikes on the bus lines, and minimize crosstalk and undershoot of the bus line signals. The maximum value of Rs is determined by the maximum permitted voltage drop across this resistor when the bus line is switched to the LOW level in order to switch off Rp2.# I* N  K7 q7 L8 W" U% B

% r8 y0 i4 y# ^- d+ l4 t
作者: liaotingkang    时间: 2014-2-8 08:43
串联电阻R是可选的。他们保护总线上的高电压尖峰的I2C总线器件以防损坏。
作者: wesnly    时间: 2014-2-10 17:14
jacklee_47pn 发表于 2013-11-7 09:52
) W$ U& \' d1 Y  E; a# V: {' [- J"为了放反射" ???. m9 ?0 T* t8 j
6 B; |8 N3 s1 k. l0 R9 G3 r3 D
速度要達到 《數十MHz》 等級以上才會發生嚴重的反射問題，I2C 通常最快也只有 《400K ...

: F; _, X8 X, D) Z! p. n3 Q0 z高频信号不等于高速信号，只要是高速信号，就需要考虑SI
作者: byj922    时间: 2014-3-25 16:06
上拉电阻是必需的，我还没见过不需要上拉电阻的I2C电路。至于上拉阻值多大，则取决于速率和接口的输入电容大小，一般上拉的电阻在1.5K~4.7K之间。串联电阻不是必需的，但有的人出于EMI考虑，或是为了电平匹配，就串联一个电阻，这样有调整的余地，不用的话就贴0R，反正没有坏处。
作者: tgwfcc    时间: 2014-3-25 18:01
byj922 发表于 2014-3-25 16:06" |4 k4 @6 l3 p) x/ o+ O0 f/ s
上拉电阻是必需的，我还没见过不需要上拉电阻的I2C电路。至于上拉阻值多大，则取决于速率和接口的输入电容 ...

; X6 g4 K) s) Q' c4 y恩 ，多谢
作者: jinglili77    时间: 2015-5-14 22:46
I2C的是OC门输出，你google下OC output就理解了。5 A5 u7 a1 U/ i
作者: ingwt    时间: 2015-5-15 10:07
jacklee_47pn 发表于 2013-11-7 09:52
9 l# J% J$ B$ D- ?* L"为了放反射" ???  v' F/ Y8 p, c2 H( `

4 A; }7 v% m# M$ n速度要達到 《數十MHz》 等級以上才會發生嚴重的反射問題，I2C 通常最快也只有 《400K ...

$ S! o5 x( l( Y$ g# k$ P" eI2C虽然低速，但通常是一驱多，如果仿真或测试过菊花链电路就会发现，回沟和振铃是很常见的。对于事先没有仿真的同学来说，调节这两个电阻是重要的手段。但我一般把这两个电阻放在芯片侧，也就是芯片与上拉电阻之间
6 y0 T+ D5 [; f0 a) m' C1 ~
作者: 北漂的木木    时间: 2015-5-15 10:15
本帖最后由 北漂的木木 于 2015-5-15 10:20 编辑 " M$ l5 s. _& X. S
tgwfcc 发表于 2013-11-7 09:343 F+ O3 c7 X! a$ ^. b+ g0 s. X
楼上的我信哪个呢？一个说抑制反射，一个说为了调试？
2 [( i  ]" d3 `( y  t  N
22.1的电阻是EMC的措施，起到缓冲作用。不是为了调试。
5 V0 V- n$ B' R3 p( ?0 a  s3 w
作者: kobeismygod    时间: 2015-5-15 17:53
根据I2C协议规定：上拉电阻最大值由总线负载电容决定，最小值由输出低电平允许最高输出决定，串联电阻为了防止浪涌损坏器件，串联电阻最大值由输入高电平允许最低输出决定。
作者: kuochiang    时间: 2015-5-26 18:05
感謝分享~~
作者: shyman2015    时间: 2015-6-5 14:45
学习学习



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2