EDA365电子工程师网

标题: 约束规则里设置好的过孔，为什么布线的时候显示无可用过孔？ [打印本页]

作者: sunpeng7801567 时间: 2013-10-28 22:34
标题: 约束规则里设置好的过孔，为什么布线的时候显示无可用过孔？
大家看一下，我设置的过孔对不对？

1.png (11.28 KB, 下载次数: 2)

2.png (117.3 KB, 下载次数: 6)

3.png (39.03 KB, 下载次数: 0)

4.png (39.46 KB, 下载次数: 0)

5.png (34.15 KB, 下载次数: 0)

6.png (38.26 KB, 下载次数: 0)

作者: yangjinxing521 时间: 2013-10-29 09:04
打孔试试。有时你看着没孔。但你打孔时，孔就出来了。。我碰到了一种情况就是你设置了好几种孔，打孔的时候就没你要的孔。。纠结。。。

作者: JIMDENG 时间: 2013-10-29 09:08
能在物理约束规则中添加进去，按理说是在走线时会显示，我看是你的VIA路径有问题，看到有中文名，楼主再仔细看一下吧。

作者: sunpeng7801567 时间: 2013-10-29 13:54

yangjinxing521 发表于 2013-10-29 09:04- B. _$ h9 V" T
打孔试试。有时你看着没孔。但你打孔时，孔就出来了。。我碰到了一种情况就是你设置了好几种孔，打孔的时候 ...

打孔有孔，但是我想控制要哪种孔，不然就白设置了。默认的是VIA8_16的，不知道为什么？

作者: sunpeng7801567 时间: 2013-10-29 13:58

JIMDENG 发表于 2013-10-29 09:08
. X! O: |$ h5 S( L+ U6 \7 j能在物理约束规则中添加进去，按理说是在走线时会显示，我看是你的VIA路径有问题，看到有中文名，楼主再仔 ...

你好，谢谢你的提示，但是我试过了，还是没有？不知原因，纠结中

作者: 风刃 时间: 2013-10-30 17:57

sunpeng7801567 发表于 2013-10-29 13:54( j1 ]) J( U: z; X: i+ c5 x& U+ u
打孔有孔，但是我想控制要哪种孔，不然就白设置了。默认的是VIA8_16的，不知道为什么？

VIA列表最前面一项是默认的，可根据情况更改；

作者: 396038088 时间: 2013-10-30 20:41
你的8-16的孔选择放在了前面，他优先选择这个孔，你最好把那个8-16的放在后面或在规则中去掉

作者: zhouqingmin 时间: 2013-11-2 22:14
第一张图中貌似你没有开始拉线Netname沒有，只有在你拉线过程中，要打孔时才会让你选孔

作者: kevin890505 时间: 2013-11-2 23:32
LS正解,因为你还没有走线软件不知道你要拉那根线,肯定没法给出过孔

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)