EDA365电子工程师网

标题: 大家看看这板子怎么样？ [打印本页]
作者: yuanzekun168    时间: 2013-9-1 16:16
标题: 大家看看这板子怎么样？
多多指点！！！

HY_808_V1.rar

342.85 KB, 下载次数: 224, 下载积分: 威望 -5

作者: 小小的奢求    时间: 2013-9-2 10:17
以我目前的功力还画不出来，期待高手能指教这个板子
作者: yuanzekun168    时间: 2013-9-2 10:36
小小的奢求 发表于 2013-9-2 10:17
4 k# B* q8 N: \$ c# `' ?* k以我目前的功力还画不出来，期待高手能指教这个板子

+ v' D" q1 D9 b. a  l1 o  {' q; s$ }{:soso_e113:} ,你也会有这一天，加油
作者: liangjiatian    时间: 2013-9-2 10:38
你是来炫耀？
作者: yuanzekun168    时间: 2013-9-2 10:41
liangjiatian 发表于 2013-9-2 10:38
/ r' w" B3 c+ E" Y" @你是来炫耀？

( K$ U+ w6 e) f# L7 q6 _3 X现在的技术，还没炫耀的资本。
作者: layoutpp    时间: 2013-9-2 14:41
LZ功力深厚，岂非一般人所能达到的境界{:soso_e183:}
作者: yuanzekun168    时间: 2013-9-2 14:49
layoutpp 发表于 2013-9-2 14:41
  l" }) n: y  [% R; O( G; ULZ功力深厚，岂非一般人所能达到的境界

6 r9 `) U/ Z- p5 @+ D真的？你是开玩笑吧？
作者: layoutpp    时间: 2013-9-2 15:38
yuanzekun168 发表于 2013-9-2 14:49
8 _* }0 Z8 V6 Z# O" v  [真的？你是开玩笑吧？
: V+ ?* Q& r' L
发自肺腑滴{:soso_e113:}
作者: yuanzekun168    时间: 2013-9-2 15:40
layoutpp 发表于 2013-9-2 15:38
' d8 U( p7 f+ d2 I发自肺腑滴
) o. a  M6 f# j& u
{:soso_e183:}
作者: layoutpp    时间: 2013-9-2 15:40
yuanzekun168 发表于 2013-9-2 15:40
7 v: n  e( @8 f+ M. W
{:soso_e183:} {:soso_e179:}
作者: yuanzekun168    时间: 2013-9-2 15:53
layoutpp 发表于 2013-9-2 15:40
3 a; `' ?& a- M# t; P5 t/ x
你LAY什么产品的板子
作者: layoutpp    时间: 2013-9-2 16:35
yuanzekun168 发表于 2013-9-2 15:53
/ _" |/ ?. e; g* r你LAY什么产品的板子
0 s  {: j. e2 e& r
工控，电脑主板，手机这些都LAY过一些，但是不精
作者: yuanzekun168    时间: 2013-9-2 16:36
layoutpp 发表于 2013-9-2 16:35
8 T% S* J& f! a/ h$ D9 z# H- X工控，电脑主板，手机这些都LAY过一些，但是不精

# l) o! j7 `( u6 a: k4 L那我是班门弄斧了
作者: layoutpp    时间: 2013-9-2 16:40
yuanzekun168 发表于 2013-9-2 16:369 @+ y, L$ r1 N  K$ Q
那我是班门弄斧了

/ L$ k: k( I, R' `& a& s& Y这个真没有，你这板子画得很好的，真心滴。
作者: 嗜血大能猫    时间: 2013-9-2 19:07
随便看了下，有个大问题，楼主怎么把DDR的DQS当单端走了呢？那个可是差分时钟啊
作者: 嗜血大能猫    时间: 2013-9-2 19:33
本帖最后由 嗜血大能猫 于 2013-9-2 19:34 编辑 5 H7 t) D! m8 q" A
9 U2 a' j) ]4 F" t  c* g2 O1 F
只看了DDR。问题还蛮多的。1 参考平面必须完整，铺铜铺不进去的可以走网格线，必须保证回流路径最短。
& f- W4 \0 M; c, k2 DDR走线线宽0.12MM，怎么间距也是0.12？
9 A, B0 X5 ?0 V3.CLK&CLK#需要端接， 距离别的线3W间距的。2 F! m  A% {* V( Q) d" P$ O! n9 z6 f
4.等长参照芯片手册或layout guide。8 @: j7 l. s- E2 t' W* V
5.信号线在换层的区域多放置一些去耦电容 板中DDR信号参考平面发生改变。
9 W5 \) K  X" X1 F' \8 u: O6.差分信号必须严格走线 楼主DQS走成2根单端 。 " P7 S( `5 ?# l# s
7 每个VDDR PIN都要尽量保证有一个104电容，且尽量靠近PIN，每颗DDR芯片需保证至少一个10uF电容
作者: yuanzekun168    时间: 2013-9-2 20:00
嗜血大能猫 发表于 2013-9-2 19:33' d3 l& @# c. g) X
只看了DDR。问题还蛮多的。1 参考平面必须完整，铺铜铺不进去的可以走网格线，必须保证回流路径最短。2 B3 A( K% O2 Y# S
2 D ...
' ~7 L! Y( C% s
{:soso_e179:} ,一定改
作者: 蟲ニ    时间: 2013-9-3 09:24
这样的板可以画出来，那真是高手了，哎，
作者: liushaowanwan    时间: 2013-9-3 10:39
16#高手啊，膜拜
作者: jibuzhuw2012    时间: 2013-9-3 10:43
楼主你太追求等长了，反而忽略了同组同层，不同组间距，差分线的走线。还有电源后的电容摆放有问题，大电流流过的电容也要多打地孔，还有你的麦克风为啥如此走线，第一次见
作者: xiaoqy    时间: 2013-9-3 20:47
做得很一般
作者: yuanzekun168    时间: 2013-9-4 08:32
xiaoqy 发表于 2013-9-3 20:47
' w0 `0 w, E" Q0 e. _6 q+ L% o3 i做得很一般
8 ^. Q" f) \" J3 `& M8 `6 ]
就5个字
作者: happybo2011    时间: 2013-9-4 09:12
不错不错，比我画的好的多哦
( q: `; V% G2 |
作者: myl593799546    时间: 2013-9-4 09:40
八赖八赖啊
作者: myq001314    时间: 2013-9-4 09:45
联咏方案的板子，很整齐美观。。。确实mic那里不应该那样走线。。。。
作者: myq001314    时间: 2013-9-4 09:47
嗜血大能猫 发表于 2013-9-2 19:33
) _1 l. x& q9 k只看了DDR。问题还蛮多的。1 参考平面必须完整，铺铜铺不进去的可以走网格线，必须保证回流路径最短。
. F' i: S4 Y8 b; L$ l; Z! u2 D ...
. i" w6 c- g' ^. w. y: J
你说的前面第2点，我也有点迷惑。。DDR走线0.12.。那间距要设置多少好点呢？？？？: }2 h+ T7 h% }3 r2 }8 `
请赐教。。。。
作者: yuanzekun168    时间: 2013-9-4 09:56
myq001314 发表于 2013-9-4 09:45
# U6 c! h* d& d& C/ [# H联咏方案的板子，很整齐美观。。。确实mic那里不应该那样走线。。。。
: r6 }8 S$ \- X7 M+ \
你也做联咏的方案吗？
作者: myq001314    时间: 2013-9-4 10:16
yuanzekun168 发表于 2013-9-4 09:569 E; i/ ~/ m; i5 g# }! I
你也做联咏的方案吗？

/ g. h8 A3 j9 Q, U( L: A, u5 A对的。。。做行车记录仪。。。。你们呢？; T* H( W9 O! W' t6 e( N$ K( j9 i
作者: yuanzekun168    时间: 2013-9-4 11:02
myq001314 发表于 2013-9-4 10:164 R: l: L/ @6 D- o
对的。。。做行车记录仪。。。。你们呢？
4 Y! ~9 M% E$ ^; w2 C7 V3 m3 J
知音啊，，我们也是行车记录仪，加我QQ：120524378
作者: yuanzekun168    时间: 2013-9-4 11:04
myl593799546 发表于 2013-9-4 09:40
: E* y$ n( i7 L: f' ]) @7 Q" {/ z( O  c# h八赖八赖啊

9 y9 g8 z- {, M# j4 Q2 e4 F2 L7 F{:soso_e132:} ，什么意思
作者: zzlhappy    时间: 2013-9-4 11:38
为什以要这样叠层呢？怎么喜欢把铜铺到板框外面呢？还感觉电源部的布局不理想，有考虑过制程工艺那一块？
作者: yuanzekun168    时间: 2013-9-4 11:44
zzlhappy 发表于 2013-9-4 11:38
8 n/ x. O6 B  ^6 q- i为什以要这样叠层呢？怎么喜欢把铜铺到板框外面呢？还感觉电源部的布局不理想，有考虑过制程工艺那一块？
8 J, E6 w( ^+ }+ V% ]
请指点
作者: 西柯一梦    时间: 2013-9-4 11:53
本帖最后由 西柯一梦 于 2013-9-4 11:59 编辑
! d  J# z1 T# Y1 P- y) R# S+ Z" E
& R' \. B5 @" ^3 |* s9 V感觉比较一般3V3有瓶颈
作者: myl593799546    时间: 2013-9-4 16:22
yuanzekun168 发表于 2013-9-4 11:04) z! g( o, \! ~" m
，什么意思
5 {3 x  }: D  z4 V6 p3 k8 k% Q
不赖不赖{:soso_e144:}
作者: yuanzekun168    时间: 2013-9-4 16:26
myl593799546 发表于 2013-9-4 16:22& S6 n# S* L) z0 w% f1 B
不赖不赖

, [" r0 a( ^/ Z2 E0 l+ w{:soso_e113:} {:soso_e113:}
作者: xiaoyangren    时间: 2013-9-5 14:10
嗜血大能猫 发表于 2013-9-2 19:07% C0 v; i- w& e
随便看了下，有个大问题，楼主怎么把DDR的DQS当单端走了呢？那个可是差分时钟啊

4 [8 g" q- T" w弱弱的问一下，我走的ARM9配DDR2的，DQS线我走的单端的呢，工程师跑400M，没有出现乱码什么的。会不会曾在什么隐患？
. ?! M5 I- A* A1 z之前lay的两块都没有出现什么问题，现在在整第三块了，刚给改正了过来。
# B2 _# Y( s" Y3 ^* ?, N& V悲催啊，都没注意这些。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2