EDA365电子工程师网
标题:
allegro 中盲埋孔如何设置？
[打印本页]
作者:
osakau
时间:
2008-8-14 13:24
标题:
allegro 中盲埋孔如何设置？
same net 时 via1-2 和via2-7 pad 和pad 2mil 安全距离， diff net 需要 6mil 的安全距离。
! N: l* H3 W- Y4 L
1 K# j3 V9 H, P
' s2 f# D0 B/ C5 r. p
spacing rule ---> min bb via gap 上面还有个 SAME NET （ON/ OFF）
/ C9 e, E2 K e8 j( S5 Q
physical rule ----> max bb via stagger
& \" a; h/ N. \ e
以上两个选项是否是决定 盲埋孔的设置？
" ?0 b+ ^+ P, Y1 M3 Q
, y( _* E6 U. A7 P0 @0 h1 v
该如何设置。 这个问题搞了好久，没找到方法。
作者:
deargds
时间:
2008-8-14 14:56
MIN BB VIA GAP 盲埋孔的最小距離
! x* x+ c0 n9 O9 j5 L" J: c* }) S
MIN BBVIA STAGGER 埋孔最小错开距离。
# O8 n* U# k+ T% J6 \$ g6 S* q' f$ x
MAX BBVIA STAGGER 埋孔最大错开距离。
/ N- }2 t# f# p) e9 d# }6 `
SAME NET （ON/ OFF） 关掉的话，同一NET的DRC不会检查。
" V3 |- h. k& Y9 f
设置MIN BBVIA STAGGER 属性，可以控制Minimum Blind/Buried Via的间距。不过一般还是使用VIA to VIA SPACE属性控制。
作者:
osakau
时间:
2008-8-15 11:33
SAME NET （ON/ OFF） 关掉的话，同一NET的DRC不会检查。-----------
这项已实现。
+ A- F4 q8 n4 i) a# o' b: N- [% j3 j
P% @, x9 z8 O8 b
下面三项我设什么都没什么用， 还是以 VIA TO VIA SPACE 为主。
& B+ o- g$ ?$ p4 u
MIN BB VIA GAP 盲埋孔的最小距離
PCB论坛! u# Y- v7 J+ W 3 X设了
。----------
设了不起
----------
设了不起作用
( Z- a. X5 Q3 |* R8 b1 D, |
MIN BBVIA STAGGER 埋孔最小错开距离。----------
设了不起作用
+ X$ w/ ^3 X) F! U8 p. i! O1 G
MAX BBVIA STAGGER 埋孔最大错开距离。
, W! O% @3 M7 x f* m7 S#
----------
设了不起作用
( M; G, u: m. s& C3 g; Z
$ t5 H9 m9 J* U' ]
' W1 o0 L* j; ?7 Q
设置MIN BBVIA STAGGER 属性，可以控制Minimum Blind/Buried Via的间距
。--------意思明白， 但是设了不起作用啊
$ o! D2 C& T4 G0 k- h% S9 `# [& x
! r; s3 t* h8 x7 s4 |' z9 N
以上三项如何实现 ？ 譬如我同net VIA TO VIA 只需 4MIL , 不同net VIA TO VIA 要5mil . 式了N 多次。 还是没起作用。
$ k; M9 S$ H* E8 c5 P
# F- p% \" J | b% a, y
+ K6 l H! `0 z8 l" N- q6 }3 _
[
本帖最后由 osakau 于 2008-8-15 11:34 编辑
]
作者:
52layout
时间:
2011-5-23 13:07
高手们呀，在PAD DESIGNER中是如何创建盲埋孔的呀！谢谢！
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
# F- p% \" J | b% a, y