EDA365电子工程师网
标题:
allegro 中盲埋孔如何设置？
[打印本页]
作者:
osakau
时间:
2008-8-14 13:24
标题:
allegro 中盲埋孔如何设置？
same net 时 via1-2 和via2-7 pad 和pad 2mil 安全距离， diff net 需要 6mil 的安全距离。
: K0 s, K, k, @5 Q; x& ^
( x5 h, }7 ~% S) |2 ^' _1 u
8 H/ G6 D7 y& O- J1 J
spacing rule ---> min bb via gap 上面还有个 SAME NET （ON/ OFF）
. _) L+ T2 w- P3 D8 x
physical rule ----> max bb via stagger
$ c3 b" ^0 ]: o3 k+ R' s" C
以上两个选项是否是决定 盲埋孔的设置？
4 ?" j* h' c8 @/ D
5 ?2 d; U1 G3 f, Y" f! a
该如何设置。 这个问题搞了好久，没找到方法。
作者:
deargds
时间:
2008-8-14 14:56
MIN BB VIA GAP 盲埋孔的最小距離
5 s. i7 c% b, ~
MIN BBVIA STAGGER 埋孔最小错开距离。
5 G1 x) C& \' ^" |+ e" Y1 K
MAX BBVIA STAGGER 埋孔最大错开距离。
- V' p9 |8 T! ]" z! |
SAME NET （ON/ OFF） 关掉的话，同一NET的DRC不会检查。
, E" _/ N# L3 U/ g: u* m
设置MIN BBVIA STAGGER 属性，可以控制Minimum Blind/Buried Via的间距。不过一般还是使用VIA to VIA SPACE属性控制。
作者:
osakau
时间:
2008-8-15 11:33
SAME NET （ON/ OFF） 关掉的话，同一NET的DRC不会检查。-----------
这项已实现。
! J9 {/ q& i$ U. b3 {
. u0 ~4 K4 R* { `3 d3 z( Y
下面三项我设什么都没什么用， 还是以 VIA TO VIA SPACE 为主。
; k7 D2 s8 N t- L
MIN BB VIA GAP 盲埋孔的最小距離
PCB论坛! u# Y- v7 J+ W 3 X设了
。----------
设了不起
----------
设了不起作用
3 m* `' @ P6 r
MIN BBVIA STAGGER 埋孔最小错开距离。----------
设了不起作用
! I6 m ~# z# {- M
MAX BBVIA STAGGER 埋孔最大错开距离。
, W! O% @3 M7 x f* m7 S#
----------
设了不起作用
% G V1 r* }$ F9 }/ I/ E. r4 ?
! x; i- z( ^: C$ u
. K% j. t2 f9 M ^) W, Q1 ?. m
设置MIN BBVIA STAGGER 属性，可以控制Minimum Blind/Buried Via的间距
。--------意思明白， 但是设了不起作用啊
: u& s2 T' z1 I% J9 E
& r1 c4 f- b+ L" K1 X& ~: s
以上三项如何实现 ？ 譬如我同net VIA TO VIA 只需 4MIL , 不同net VIA TO VIA 要5mil . 式了N 多次。 还是没起作用。
7 D3 @ ^" H0 i- u* ]
' x! K0 [& q5 p+ U$ e+ d: R0 d) D
% `% {- |/ K# J" V, B: j
[
本帖最后由 osakau 于 2008-8-15 11:34 编辑
]
作者:
52layout
时间:
2011-5-23 13:07
高手们呀，在PAD DESIGNER中是如何创建盲埋孔的呀！谢谢！
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
