EDA365电子工程师网

标题: DDR2 温升问题 [打印本页]

---

作者: aeran    时间: 2013-8-12 22:01
标题: DDR2 温升问题
DDR2在常温下正常工作，但当温度升到40°时，出现随机错误。如果降低温度，DDR2又回复正常工作。哪位大侠知道是怎么回事吗？是否和相位不匹配有关呢？

---

作者: xiongbindhu    时间: 2013-8-12 23:31
估计是你做的板子DDR2时序余量小，DDR2底层驱动应该可以调的。

---

作者: part99    时间: 2013-8-13 00:12
主要看看CLK和DQS的时序余量

---

作者: aeran    时间: 2013-8-14 10:54

xiongbindhu 发表于 2013-8-12 23:31
3 m. u/ }+ K, _+ M. ^; f估计是你做的板子DDR2时序余量小，DDR2底层驱动应该可以调的。

6 ~! \: A7 ~1 b9 j2 Q您好，请问有什么手段可以证明是clk和DQS裕量不足引起的这个问题吗？

---

作者: aeran    时间: 2013-8-14 10:55

part99 发表于 2013-8-13 00:12
3 R) \* `* h8 w) }; q! ^; \4 l主要看看CLK和DQS的时序余量

* j: ?  r: M8 H/ O  z4 `0 o0 b$ `3 k您好，请问有什么手段可以证明是clk和DQS裕量不足引起的这个问题吗？

---

作者: yuyanqing2003    时间: 2013-8-14 11:30

aeran 发表于 2013-8-14 10:55
$ f/ h3 d! y/ R: k% x您好，请问有什么手段可以证明是clk和DQS裕量不足引起的这个问题吗？

$ u9 f* {/ G, i7 y) {你继续往下限去调整你现在的DQS和CLK的值，就会发现稍微调整一下，你现在系统就很容易出错， 那就说明你现在的值是偏下限的。

---

作者: willyeing    时间: 2013-8-14 11:53
把频率降低如果正常，就说明时序余量不够

---

作者: aeran    时间: 2013-8-15 15:29
将CLK和DQS的时序余量加到最大，ddr可以工作到50°。
看来不只是时间裕量问题，还有其他问题在里面。

---

作者: part99    时间: 2013-8-16 06:55

aeran 发表于 2013-8-15 02:29
' I! o7 O* D6 t  k+ n将CLK和DQS的时序余量加到最大，ddr可以工作到50°。
# c1 s4 K& ]* o5 n1 P看来不只是时间裕量问题，还有其他问题在里面。

你会测量DDR信号吗？如果可以，你测一个读和一个写的眼图给我看看，记得是DQS和DQ的信号，DQ选最长最差的一个。

---

作者: aeran    时间: 2013-8-19 21:34
我们这没有相应的设备，板子是买的别人的……

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2