xiongbindhu 发表于 2013-8-12 23:31 # ~* K' G6 l) y. S+ l( Y估计是你做的板子DDR2时序余量小,DDR2底层驱动应该可以调的。
part99 发表于 2013-8-13 00:12 1 i" c3 R$ B) {% S主要看看CLK和DQS的时序余量
aeran 发表于 2013-8-14 10:55 * P/ ?1 K4 o& \/ h* M L 您好,请问有什么手段可以证明是clk和DQS裕量不足引起的这个问题吗?
aeran 发表于 2013-8-15 02:29 ( ^" `2 F6 s _3 k1 O 将CLK和DQS的时序余量加到最大,ddr可以工作到50°。 6 x% b; O" x% e4 {3 e0 T2 v% b; O) A看来不只是时间裕量问题,还有其他问题在里面。