EDA365电子工程师网

标题: 10层板这样分配叠层有没有问题？ [打印本页]
作者: xingzhang    时间: 2008-8-11 19:28
标题: 10层板这样分配叠层有没有问题？
板厚2mm ，分配如下：$ e1 _% F5 i- v$ W/ ~) r+ i; U0 K
1 L6 x* ^" W3 u' ?1 H. e  O( f
Top2 K) ~: s7 g& m( y9 D7 X
GND02( A+ T5 P, K( m* |
LAYER03
: E0 l. l4 a- k1 bPOWER04
3 ]# \  p9 ~/ A# F4 I; oLAYER050 R+ P9 y- t7 B" P- e1 U' G
GND068 d$ M7 `' {9 i, \* H0 V
LAYER07
4 C: u3 S: g/ V7 `+ C) u4 ?POWER08" L7 J* P# n: w) I! a
LAYER096 S8 J; r! ?: m- z9 }; ]2 r
BOTTOM8 B3 M+ ], ?6 S' Y1 Q4 {
, V5 z: \' F, Y) q# p0 f, Y
请教一下，这样分配应该没有问题吧？叠层分配应该按什么规则来呢？
作者: zhutou250    时间: 2008-8-11 23:22
这样叠层不怎么好!两电两地的话可 T/G/S/P/S/S/P/S/G/B 或者T/G/S/S/P/P/S/S/G/B会好一些,如果三个地的话,T/G/S/S/G/P/S/S/G/B这样效果更好!
作者: mzsuper    时间: 2008-8-11 23:53
原帖由 xingzhang 于 2008-8-11 19:28 发表
# q9 \$ F/ G/ x4 P$ t5 Z板厚2mm ，分配如下：( O; g9 ^" u6 r6 \( ]  R

* S3 m/ V( M( F" @5 }$ T" t' `Top
' X! }7 U8 @0 ?8 O0 ~. n$ T" fGND02
9 E" z! G, \% [$ ?* t" QLAYER030 K, c- v$ G- M0 q
POWER04
; _. A; o0 ?+ D2 W% NLAYER05
+ [/ ^3 a1 J* M3 dGND06
+ k7 K9 D6 g" eLAYER076 h4 L" o. H8 ^+ F3 d( }# ]6 U
POWER08- G' P+ y& S: Q3 L$ n. u
LAYER09
" [3 X( W- B9 ^8 v/ g* cBOTTOM
. [. \" T; W6 C, n# E* ]; f
- \$ f0 Y9 L+ J# [$ T5 H3 U请教一下，这样分配应该没有问题吧？叠层分配应该按什么规则来呢？
* Z& x% Q$ v9 I$ H
这样似乎是不好!Layer09最好是大铜面,最好是让place的元件参考大铜面
7 s* T' K- J( x0 I7 R前几日,intel给过我们一个推荐

1.jpg (53.2 KB, 下载次数: 3)

1.jpg

2.jpg (51.63 KB, 下载次数: 3)

2.jpg
作者: deargds    时间: 2008-8-12 09:34
T/G/S/S/P/P/S/S/G/B   EMC效果最好。
作者: xingzhang    时间: 2008-8-12 12:58
原帖由 deargds 于 2008-8-12 09:34 发表 ) C" D  ~- i7 o! b9 C
T/G/S/S/P/P/S/S/G/B   EMC效果最好。

, M8 g8 \; B- i4 {: \
6 X& U9 u6 m( J' p我这里有块板是这种叠层：( m9 T* k- z; {( A$ g6 ?
T/G/S/S/P/G/S/S/P/B
) Z# F6 \, {& t& X2 M0 P# G8 |" L" N9 ]2 G$ ^! g$ `
这两种相比如何？
作者: deargds    时间: 2008-8-12 13:16
原帖由 xingzhang 于 2008-8-12 12:58 发表 ( ~6 U7 i5 o. C' b

3 r/ I  W, \! n5 L/ B! F% D) q2 O9 z* ?4 C) C( u9 n# `! _
我这里有块板是这种叠层：+ m# {4 }4 I. ^4 H$ E, Q
T/G/S/S/P/G/S/S/P/B+ W5 X5 c6 b( t1 I2 z5 Y' \
  _1 f# y9 |) T/ h  N% F% ^  F' m& T8 a/ ?
这两种相比如何？
) O/ S, P8 N1 G' n2 e1 L% K; A+ k
靠近POWER 层面的信号对电源的噪声容忍强度要大一些。
作者: xingzhang    时间: 2008-8-16 13:49
原帖由 deargds 于 2008-8-12 13:16 发表 9 Z7 i0 a7 X, S# u5 O
6 b( a/ c* D' T' n5 H, B% w
靠近POWER 层面的信号对电源的噪声容忍强度要大一些。
7 |. m# e/ ?. q4 r% d
0 O! M7 S2 g$ q1 k2 N2 v
    虽然不是很明白，但为了方便，还是采用了  T/G/S/S/P/G/S/S/P/B  结构，已布完板，正准备投板
作者: mzsuper    时间: 2008-8-17 22:48
标题: 回复 7# 的帖子
T/G/S/S/P/P/S/S/G/B  可能好些!
作者: ziyun121    时间: 2011-2-15 10:42
T/G/S/S/P/P/S/S/G/B  可能好些!
作者: ziyun121    时间: 2011-2-15 10:43
  T/G/S/S/P/G/S/S/P/B  结构不对称，emc不好
作者: lequwudi    时间: 2011-2-15 13:36
看看，学学高手的经验
作者: asdemon235b    时间: 2011-4-17 15:03
mark~~~~~~~~~~~
作者: sphai    时间: 2011-4-17 15:13
看不明白耶。。
作者: celiazhu217    时间: 2011-6-11 11:07
TOP-GND1-IN1-GND2-VCC_IN2-VCC-GND3-IN3-GND4-BOT
作者: partime    时间: 2011-6-20 22:14
T-G-S-S-P-G-S-S-G-B0 g& I/ s* n" \8 U! J( e/ [1 b! r3 A8 J7 u
布局好的话，BOTTOM做power层，爽呆了
作者: wjzter    时间: 2011-6-20 22:55
不好，最起码的就得要保证板子叠层对称，稍大的板子做出来如果不对称，加工受热后会翘曲的，其实就是参考平面（信号完整性）和电源完整性的问题了，自己摸索吧~



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2