EDA365电子工程师网
标题:
TTL与CMOS电平
[打印本页]
作者:
killer00
时间:
2013-7-21 13:22
标题:
TTL与CMOS电平
本帖最后由 killer00 于 2013-7-21 13:28 编辑
e0 {9 |* [4 e9 y$ I6 i8 S2 Y
J! U# ~7 G! j
* s$ `6 G: M6 L1 X: P. L
++++++++++++++++++++++++++++++++++++
* M0 W7 Z& I& A2 }. F
TTL
# K6 O7 d& v( S$ g$ C6 D
和
u7 ~' J9 h% @9 q" G+ z
CMOS
/ E' P4 h, P, S1 D+ C
电平
3 X# V1 Q4 e/ m: i% o# @( C1 u
9 C1 d0 W( f: y7 K% K" ~% W* U
1
. D! q N8 z# d: w0 W
、
: h" s5 V0 \4 y8 {1 B0 P* w
TTL
5 ]" F! Y% k* `7 e. j
电平
# z" ^' G- ?: c2 y/ F
(
. L6 b. i3 K. e( [
什么是
}) b* Y( k2 }4 v; L
TTL
0 h( B8 o1 Q O" ^5 l$ H0 j
电平
% F1 |3 J! i _2 `4 c9 [. v. ]! o
)
3 L$ P/ S5 t$ j( {
：
( {* g( m# l$ i& T+ u6 B; w
3 {% r3 {( S% f
& G9 \# N& {6 F/ \5 n& \
% t% j' k8 {: s- C: H: X
输出高电平
# N7 J" |) g; G8 W2 h3 {1 E% |
>2.4V,
1 b! C4 E f3 G1 Y8 N
输出低电平
, h' n7 D$ ^! A0 ?# e9 w9 `9 U
<0.4V
7 H7 g8 c* n! i4 S0 `0 t
。
1 s9 B3 r8 @9 \3 q! Y# z
在室温下，
& P# f- f/ w& y4 l
一般输出高电平是
! V$ B+ u. R+ R2 o8 c* N# y
3.5V
1 Z; R" ^5 F5 l8 ] e6 o$ ~
，
" u1 N- n" R1 b2 k) R" \ P9 e8 w
输出低电平
' S: k3 ]- Y1 j: B) h+ Y$ c$ W7 ?3 G
是
I4 Y. D' H( a! }3 h+ A/ g
0.2V
; c& h6 i( i4 l% D7 N
。最小输入高电平和低电平：输入高电平
: S% D ~! w- Z; U6 T
>=2.0V
9 o; k4 t9 D: O1 a) [
，输入低电平
- n$ W+ j: v+ j# t
<=0.8V
! g R( _& o4 C4 k% y4 P
，噪声容限
: j. x8 r8 r0 v$ _9 k- j, G/ X
是
$ P* s. T4 T2 j4 u$ V
0.4V
/ z; m) K8 X# z0 z
。
0 J' u& Z/ @6 S9 y. m
; b: u/ @! p4 g% s
+ q- C0 V2 A" |/ W
2
2 M% ~" H1 _1 h) A
、
* I3 o% P' q' w2 b% E
CMOS
! j J& _3 ?9 V& H
电平：
! o: w) F% ]: ?. H/ z8 u3 B
- Z% @- ~% u; M% Z0 B7 Y
2 @& \- A$ V* f! O X# G4 l0 s
, q. x9 O* b$ D# \( V7 t
1
3 |' d' p( [$ w3 f
逻辑电平电压接近于电源电压，
3 z0 G$ m$ X& ^( B* K. `
0
0 ~2 G4 l: S, W' V |( h0 C
逻辑电平接近于
( G% t8 c" A, |4 W5 q
0V
5 |, z# c/ s! m) P- X
。而且具有很宽的噪声容限。
6 n U* c% S0 }
1 {# _- d# S( V& X# V9 s9 V: f# a
j" \/ `0 M/ P8 M& w$ K
3
# z! s4 b" y' f
、电平转换电路：
) o: d! Q1 Y: ^
8 m/ I1 J: S D2 u
5 J; Q4 {4 U$ ^% C6 G0 k+ o/ k
' Z- g3 W& J1 O6 v, y6 f* L$ {- M
因为
2 f. b1 o! |% }8 B
TTL
+ \* N6 g: c4 x- T
和
% s9 H3 R$ l; W) D
COMS
2 J5 t6 r+ q; F) M$ Q
的高低电平的值不一样（
. u! o/ r3 V5 }& f2 o
ttl 5v<
w7 }- h+ A L: w; y l& j4 C: b5 A
＝＝
7 b1 C& r, N0 X D0 P
>cmos 3.3v
& s$ a' [( G* z( `4 l
），所以互相连接
) h6 K9 W& x/ R' j. F
时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
/ W( `/ A, A7 p5 T( |$ ^
8 n6 e- \! {8 _: |0 e
0 S- S' {; ~& z! {* n( {
4
- Q: P9 B& i0 ?( S5 H9 P
、
5 N. y9 j5 X) B: m% D" U
OC
a. a6 }: D! j
门
3 O, W- h2 I' ~$ n @/ M
，即集电极开路门电路，
, y( g. F8 [% J+ w" j' z2 h3 W
OD
x' o" p5 }5 h, S0 D0 i7 l7 M# k
门，即漏极开路门电路，必须外界上拉电阻和电源才
! `' b; z6 a) }3 E! z' ^$ s
能将开关电平作为高低电平用。
# M. ~5 E9 G; p0 c6 A
否则它一般只作为开关大电压和大电流负载，
4 x4 [ ?" I r- |0 [* f
所以又叫做驱
s& V4 |9 h' D4 f- x
动门电路。
' n: h. Y/ C! U; |9 {# T$ J
3 b0 U. `# ?+ {8 `2 \' d
3 b8 |3 K& w0 ?3 ~* p
5
! P1 ^7 K( r. Q$ Y. S! B+ S
、
1 v8 K% Z/ O; a6 l/ T5 ^
TTL
3 f' i- q. c3 f
和
7 @) l( W9 S: U i5 w0 [% {1 z
COMS
; D% T. y; k! e/ o
电路比较
" R* d" A$ N$ m, S
：
# Q& }! i. S% H/ A) I/ d
$ w7 j) X4 x1 l" n
- Y+ @3 H+ B* B& p$ [ M, I! C
1
5 q3 p1 {# s) Y. a/ z0 s
）
) J9 X) X) }8 I, b% ~, S! N* |7 t
TTL
# Y! H# B; _. s% j) I* D
电路是电流控制器件，而
( n' C, |3 J" x, g6 n) z, b1 I
CMOS
7 K( c* A* z* H. L( Z& _' i: F: _
电路是电压控制器件。
3 ?. F/ q4 i6 {$ i( V9 P) ^
# @. f; ^ {6 }6 h: K
' V) W, j% v# |
2
R; g5 J* U3 _) c- k l& c) Y
）
9 r$ o5 Q+ U& \3 s. M1 `
TTL
6 Z. E' {) J0 f& k8 ]) y
电路的速度快，传输延迟时间短
' H. @( l# z6 s/ \& b
(5-10ns)
& g& |" T2 \; ?' d/ e
，但是功耗大。
7 E8 I: [4 e. l) E! Q0 ~
COMS
2 N+ V2 p0 L7 {4 f2 o
电路的速度慢，
& x9 A! ^: `+ b4 \7 x' v5 L, A S
传输延迟时间长
7 d' I8 L4 o9 a& L$ F
(25-50ns),
0 F1 M& `2 D% E2 x
但功耗低。
( k' g" L% t7 _1 x$ K2 U% i
COMS
1 K: p7 T! \% F; c5 n5 C x
电路本身的功耗与输入信号的脉冲频率有关，
/ {5 M$ T" Q, g9 G$ Z$ q
频率越高，芯片集越热，这是正常现象。
: d; ~0 I m! I+ `# p
. ]: N5 U3 C" `, o$ R3 K
- H# q, o; J/ U: N$ h; z
' A9 W# T. Z3 Z8 z" F1 ]- v, C
3
# m0 h3 O' F: s! H
）
& Z, t$ M0 C* m% B
COMS
* \8 E; e1 p' v5 R5 s' ~
电路的锁定效应：
6 D3 R' k, Q! A1 _. u* S. c6 @
7 z' a- X: T0 U) Q B' o/ ], E
* e# ^1 J$ i% P/ B
( _0 | a% {. {$ n5 G1 j" r, c
COMS
6 I, W1 _) n# Y3 R" X+ y
电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直
8 J) c( n9 Q- h) m
在增大。
& u Z P' N7 D
这种效应就是锁定效应。
' L( z+ R! L/ H" j V+ _ c( K
当产生锁定效应时，
$ s8 `7 D7 r! b' v+ S5 T
COMS
" ]. O e! f( c1 h6 t- g) n' D
的内部电流能达到
0 ?5 @/ }2 |; T
40mA
0 F2 G. E6 y% A+ d
以上，
% s7 L3 C% E W& X# k, E4 {
很容易烧毁芯片。
4 [ D9 @! a5 Z; v3 x) d, ~4 r+ `
6 W' ?1 ~/ a6 I) |
3 E( B& A6 l7 S) P% l( ^
$ w/ |: g7 T' d; G
防御措施：
* {6 {2 P- l6 T5 S
* n A3 s& {0 o* w
1
- D0 X J' h, @+ c% v$ Y* f% a4 }
）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电
4 R3 ~7 o9 [7 B& V# ?0 ~
压。
- ]+ Q, o7 G6 ^- `5 j7 Z# p9 j
* @' k/ P6 b' i+ t' Y' @
2 y! A! ]3 ?5 z) a2 J
/ |* ~! C; G' }* l
2
: J" S5 e l$ L
）芯片的电源输入端加去耦电路，防止
4 _+ L+ |% { T0 C
VDD
3 d* J# Y, B/ T% n5 @" z
端出现瞬间的高压。
* |* k0 h1 @' X: f: m" n! Z) a
/ m& Q$ k& c- f) q2 N2 _4 A
5 O' v& }( ~* M' v) w. @
3
1 I# c3 q# @8 `: s% x9 n
）在
0 [/ q% t, X9 ^' J) t! f' `
VDD
1 M6 Y- X# N, V) c
和外电源之间加限流电阻，即使有大的电流也不让它进
- O+ X) q4 S6 V# W0 k9 H6 p+ x
去。
* u' s* |! W+ o+ w; r% |* l9 u
0 a K+ R6 {3 \6 B: E5 u
0 @) u& _5 Q& S, G' P2 ^( ^! ~
" G& k( y/ C5 Z
4
3 y' x0 w, n; y5 j
）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先
$ B5 q$ i) N* z% v' z$ W5 F1 z
开启
8 h5 T" ?7 H& C' L
COMS
% |& v; [% \+ @3 v
路得电
7 T' Z( ]2 L; g& N7 \
3 v$ A( U' R2 {: W, d
源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的
! q+ l0 z' N8 g% J
电源，再关闭
' G, E5 {9 g/ u3 v6 M( T: O( p/ {* {" @
COMS
6 e- i/ g( Y! _, {- ?# [
电路的电源。
) `2 @* _- f2 a$ P) j# p2 I
" W- I5 F( u$ h5 O* D8 w( h
6 j x7 S" h# C7 m& B1 M
6
' t* z" c5 g- g
、
! \5 v, v7 i2 V5 ]
COMS
& C( _# W: i& c
电路的使用注意事项
! V5 {# ~7 W# f% X0 \ v. l* K
8 X R+ V- x- S( K) _" c' ~
. \9 I9 }( Z3 \4 L
& o% ~; P6 N" V) y) n! k9 C1 c
1
8 Y( Q. C$ ]* h0 ^
）
' u; }; M5 D1 n2 R+ U8 ]# E
COMS
. l, Z6 g0 l1 v$ c p
电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所
( M' s. B7 S" v- ]/ s! @
以，
! [: W' ~: ~. H7 U
不用的管脚不要悬空
/ H8 D" O- {; a5 M$ J% D/ t
，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
- w: ?: ]6 D$ B5 [+ A
; y( R1 {+ I I3 B- q
+ r8 i3 f" N2 W5 e3 f
! {+ k. L! L) i0 C4 V' J2 f
2
5 n' ]* D+ r' |- j
）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的
: a; Y- m; y, T- _
电流限制在
4 ^1 D" r" o3 p* ?
1mA
5 P/ V+ Z) F1 z& B- I) A- L
之内。
; L% t1 }3 q5 k; Y8 x* T, H
+ i$ Y# s0 V" s& B, e6 `; z3 K
+ \1 c) _/ P+ \, \. M
3
9 [& C2 G. }) V, w8 h
）当接长信号传输线时，在
/ f5 y3 e# l: b8 s$ h, @8 z
COMS
, @% D. u# ? `* b
电路端接匹配电阻。
& [2 I2 I: v2 e: Z5 q) b) x. N6 r
. T0 X+ B+ D, }
2 K! T w- Y7 Z- P0 Y
4
6 P) H/ g2 @* o8 t5 ?9 S$ @
）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为
9 h8 z$ ^/ X$ _0 @7 s1 K+ o
R=V0/1mA.V0
5 N) C) F2 m f% c7 y
是外界电容上的电压。
3 u+ z' v! m5 {% M: S- `) T
# s- R, s9 i& _
, z7 H' a& J6 _& e4 k: Y
) F1 Z$ u3 a# Z
5
1 l5 M8 O7 P$ e9 k* _
）
/ g, I( G8 F: L- H9 V
COMS
) y, V! w2 Z& @- y0 b2 p
的输入电流超过
2 ?1 C" u) _4 S0 w8 f5 a6 C
1mA
# n! @$ r' C$ ?2 ?3 \
，就有可能烧坏
; a% l. _+ O; c! B ^2 M6 z) _
COMS
3 N8 p4 P! D7 \7 F8 Z3 j; B
。
+ y+ E* G* ~: K: ?$ X
/ A( v/ v4 k9 x, m
, i9 A; N* x6 R0 q5 z6 Q
7
& f) J4 `: U: G+ `
、
2 m: n( I. v8 ?* l9 \4 B
TTL
+ D/ L: V. C3 M& Z4 X0 Z9 r
门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
+ R6 _; D' [7 H8 x% a
# w4 i( {7 a6 @0 r
6 f' W) H; @7 ]& p$ J
; c. R" m* g1 V1 S5 w4 e
1
% `$ l$ l; d) U
）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
6 S" ^* _/ g( w% l7 U
7 ^; L( g/ e7 }
2 w3 I/ N" ^7 @" |8 ~, E
1 n5 F9 R1 `* I: } Y( Y Q$ |
2
$ f. W1 _5 M8 U8 x. v" G# q! \
）在门电路输入端串联
2 K4 T0 ]8 m Z
10K
/ [- W* @$ T9 ?# z( J
电阻后再输入低电平，输入端出呈现的是高电平而不是低
% ~. j1 u9 L i9 m
电平。
4 `- K' Y3 I, X3 A, Y3 `9 f
因为由
9 o2 _( B. X: w) p, v; ~
TTL
1 ?. O7 r$ y2 ?- X: K+ R6 }
门电路的输入端负载特性可知，只有在输入端接的串联电阻小于
: [0 J& N" e" h7 k
910
: J0 _1 S# o! S0 ~) q- F
欧
$ j0 { |, Z! t5 ?
* T1 g& |7 y! e6 N
时，
& Y/ |8 |. A1 m9 I# c
它输入来的低电平信号才能被门电路识别出来，
+ B8 ?* c. q4 [5 h0 W; r
串联电阻再大的话输入端就一直呈现高
' N3 {% b' u2 a' f3 P
电平。这个一定要注意
. Y; s5 F g2 u8 r. E
。
' y: p4 L7 ]% E4 v7 l L
COMS
2 k2 j. ?' u) J- ^+ o
门电路就不用考虑这些了。
6 m8 x$ H, n- Y# `- Q) ]1 Y
, v+ H7 }3 ]/ g' S0 W5 L" g2 C
: E2 p) Q2 @$ \& W7 I
8
+ f' R; b Z( E+ w9 u
、
4 p0 n" A( [+ ?2 S
TTL
* ?+ g) E) Y6 w' k* O$ T
电路有集电极开路
: \, r7 G/ c2 b5 e* d8 ~
OC
% i, @6 g" E# V5 x* r1 R3 v
门，
$ q1 ]% _; |. u0 U8 x9 ?6 F
MOS
7 [8 n) F+ ]: E* r: X0 r
管也有和集电极对应的漏极开路的
9 s* F% f: p: f% r, I
OD
) o. }" o% |* }' V; a
门，它的输
" ]! p; `7 T* q: u8 [3 |3 j
出就叫做开漏输出
; s6 {7 R# S2 F4 h& i. o0 {
。
) T& Y( K u9 h# ]
OC
3 \2 z; F5 O4 C' @! B
门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那
$ G. U1 K, H4 z' D
是因为当三极管截止的时候，它的基极电流约等于
6 h; @" d+ v- o9 |4 K
0
5 D( s/ W0 c. E/ j `
，但是并不是真正的为
8 p1 Y: @' S: W) N) u* R% e
0
" u- c8 @& q c2 G9 e/ A3 u" Y3 [: x
，经过三极管
! C Y- L- }0 G' r. h) Z* V
的集电极的电流也就不是真正的
6 f7 ]3 n6 r3 \5 b" ]
6 \7 ^, s" L4 \5 g+ _* _* z5 _# {' u
0
) \3 Q5 S! o$ c u; Q# s
，而是约
, Q" `* a, k. |1 a
0
9 \ G$ S& O( Q4 v) S% n
。而这个就是漏电流。
: B3 @' Y: g0 ~3 }/ \3 w+ d/ h7 t
4 x4 @) ^0 _* d# |% [* k0 Z- W
9 m F( B$ J( y9 t' Y
开漏输出：
S8 A9 ~( X1 H% D
OC
2 W5 r4 Q+ H& h1 S% E9 n! c
门的输出就是开漏输出；
" R# ^7 L3 g6 |7 N0 T9 Q0 H" `3 L
OD
5 _( O" g( @ d# z. a' K5 F: e
门的输出也是开漏输出。它可以吸收很大
6 K" h% }8 p& V4 V1 u7 {) d
的电流，
4 s- x* A; @4 b1 ]* F( j
但是不能向外输出的电流。
2 `4 w. c' ^& U4 {4 U$ M
所以，
8 l- c6 N8 `) y7 u6 J
为了能输入和输出电流，
) V2 I6 b- A; r) z+ _0 \
它使用的时候要跟电源
- U- U# ?+ E$ j1 c2 x, K! ?. ]
和上拉电阻一齐用。
4 }8 z' V ]0 i+ b
OD
% }: k$ w+ ?: t
门一般作为输出缓冲
* m& k9 j* F) P& E
/
0 O" u q/ Q2 F. ^* |+ D5 g l
驱动器、
! X) u' d2 R6 y( B, X0 f& R7 B/ p) D
电平转换器以及满足吸收大负载电流
0 t) y, X$ B( r
的需要。
7 h! a3 v* Y: k% s5 D
3 e6 V: P; x* q: T; |8 M
$ q h/ l9 S O6 S6 h, O
9
9 C. _: w4 E( n- |: |' f1 t
、什么叫做图腾柱，它与开漏电路有什么区别？
) N; z+ [0 Q6 A# S e) A* Q
4 I& [" ~% a# c; }$ E. A
- i$ K* L" U, ]# A3 ~/ N
- Z* Z) k. b, C1 M, r
TTL
& x4 D2 W; j# B9 f& p& L; o$ c9 H
集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做
z# z9 j. ^, }
OC
- \' w* T8 P+ O) z
门。因
/ N% S4 O: X. {( Y; W4 n* v
为
# H$ ~7 F: K$ [2 r5 D B J
TTL
9 }- m) F) x1 B% ?2 i
就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图
: E; ]5 t0 U* ` v! i3 t2 @% ]
腾式输出，高电平
" H; m/ Z9 K2 @4 [: C6 p
400UA
; w8 t1 X* t* n& \7 C
，低电平
# J, Z9 c9 g- i! a
8MA
3 _$ \: A6 p8 G
7 C) ?. F' a) O" D6 ]& k: Q
+++++++++++++++++++++++++++++++++++++++++++
/ }0 ] M5 p' e% ~9 ^" j
$ f6 K5 g3 [, b! C. t8 i
/ [. j" }. g% k3 b9 n
CMOS
% ?3 |, Y, C4 L$ k0 a9 N
器件不用的输入端必须连到高电平或低电平
& [% H$ D- x# e/ T
,
* {6 H4 }0 p, a$ s4 Z+ T% ~3 z
这是因为
2 Q/ R+ K: U3 I: n2 @9 c+ Y# j
7 w! o" W: @3 a s
CMOS
4 v1 |% @" \/ X
是高输入阻抗器
8 I: s7 K5 b+ ^% Q9 j; ^' o0 D
件
% J& P- y6 b8 b8 D+ ?1 C+ E0 ^
,
' @8 m4 |4 l$ {/ O. E
理想状态是没有输入电流的
) P/ L% |/ k' w2 W- ?' v
.
X0 H3 g# J* B9 H% K. ~1 U
如果不用的输入引脚悬空
! e1 K% A. _8 G. Y A- t/ p
,
4 k" c u1 e; E+ |) J# h7 ]. m! m
很容易感应到干扰信号
* L$ E; f. ~& P) R% f0 O* y
,
( w% y6 c9 |- `: a# L* A
影响
2 p, |8 y3 }! U" m0 p6 o$ _6 C
芯片的逻辑运行
- E d# O3 b* V7 |8 }
,
) z2 U/ P5 C( G( i
甚至静电积累永久性的击穿这个输入端
3 Y1 L- O( s9 s# E
,
9 S- ^5 f# A8 J O8 h: t6 F
造成芯片失效
7 Y8 G; r. B0 L/ Y3 [
.
* W. I. _+ j' C; Y. O! b6 Z& C; x
- w2 A2 E! Z4 ?! [* w: n! ]
另外
2 L/ }" z$ i8 A+ u) n, b/ R* @7 ^
,
1 L' l$ u' s" w& l" ^1 b- P3 {) }
只有
Y# x4 |& L+ F2 M, L) I
. f/ a: Z' }; I( l5 P( |
4000
% u, p; a4 ~9 B% D/ r
系列的
8 q$ p$ E$ k( a6 O, n, z- ~' T
- c1 v [! H/ |+ y
CMOS
0 B$ }; s; \8 g' N" i
器件可以工作在
" ^8 r( y. y6 [3 O+ f7 W
15
/ u M8 m9 Y3 Q% H+ A+ _; q% V
伏电源下
* v! x& I( ^# K* q' x
, 74HC, 74HCT
2 E/ C6 q( m) l# o0 F7 G+ Y
等都只能
+ D5 n+ W! f. l% y6 O. f. _
工作在
; Y# X: o1 J/ p' \) R
7 m: y R& W5 P& A/ R
5
; O; v5 f0 ^4 M# x* X6 B8 q* z
伏电源下
6 u9 O6 T, w. K+ i# x2 B
,
7 o0 H( c/ p% a! S4 x2 \
现在已经有工作在
l+ b( i5 v2 G
- X5 z& I& A3 Q$ g" [
3
! w# Z. V1 G" `2 y5 c
伏和
0 @2 V8 Z3 T4 j: k
2.5
/ T F! L1 S$ l( R( P ]0 |
伏电源下的
; ?+ R7 F7 V2 n; L( _, e6 n
CMOS
9 w/ L4 v( d3 T: N, [
逻辑电路芯片了
* s+ z2 i6 _; a+ X' k- |: ]( v
.
: @2 i& b0 ~) z7 @0 u
5 Y1 k4 p3 O; M1 Y ]+ [
CMOS
' j$ j2 z$ Y- [4 h
电平和
2 U. k) O4 i! |8 u) p1 ~2 t
TTL
* K7 ?7 k# W5 a, b
电平
( N1 y0 N/ e1 J! J1 ~9 h3 U# Z
:
. A0 A1 m4 g$ t& H6 m6 _
' \/ m) h6 N; A1 @
+ m3 y; c0 [( s2 r4 o+ s
CMOS
* u/ x% B3 s" J6 L3 y
逻辑电平范围比较大，范围在
; X+ E/ {$ R8 O9 T+ z
3
$ g t6 a& o7 D4 b% D
～
) G: {0 m7 }: k* f! c7 f/ B
15V
: c7 B' A' k9 |, X; @
，比如
, q3 z1 O- p" o( q# m v( O- [
4000
) a7 H! }% Z9 m8 e
系列当
* o3 K" ?. O, F7 j( r# j+ S
5V
" B- I* {, h; v( `
供电时，输出在
: V! P9 J: N, U h7 g: [2 \
4.6
( Q" r5 D# g2 I' G& z3 F2 _
以上为高电平，
& m+ r2 q" d. E! ]0 ]
输出在
8 W2 ?6 U j+ R W
0.05V
( i( d2 E# s' g$ ^! |* |
以下为低电平。
; d! n5 T, J0 _# ? F' D
输入在
; q: n, @, f% o7 I
3.5V
, M" }+ s( V- \; ^
以上为高电平，
2 [; h2 l ]' H6 \$ g$ }
输入在
! N7 _8 @/ o( z" E& N
1.5V
1 a h8 }7 k A1 r0 G; r
以下
" f" Z6 f# v x; _5 T* D/ {
为低电平。
# X( E! B4 D& u+ z. e. A5 n) E0 \
) d( o+ z& @* K& g9 s
2 T' g+ R" |: x& s
而对于
8 @/ }4 P: p) S: J. E
TTL
: u' ]; j4 w% {
芯片，供电范围在
( V, f7 |4 i) K# c" k! l
0
% t! |8 K8 ?) i) s3 C l6 b1 D8 V
～
9 U9 f5 R! l! @$ Y6 t
5V
9 q# v8 l) f: Y! H6 U; S
，常见都是
9 x' [ T ?& f' V" S& {
5V
, h4 }4 U4 a8 i* z& y# k
，如
4 i. K6 C+ Y, B9 j+ a( N
74
; ~: s! j6 C# V2 }. ?: u
系列
8 A9 A8 F0 i& L, i- H
5V
+ }* j7 b4 o& t' @
供电，输出在
X8 K" ~0 S/ t; g3 o/ k5 w" Y6 @
2.7V
+ |" r! x' Q3 M0 h* L1 }, e
以上为高电平，
8 l1 g& }. d* q' r
输出在
# x) h( U) o( C# {3 S( {( {6 r
3 t% [: b0 G* I
0.5V
; {2 F, Z }' P) N) g
以下为低电平，
# G6 y- s) z5 L" s% f3 p
输入在
6 r9 Z5 e$ \9 P# t) r3 C: g' z5 d
2V
4 I8 w7 c6 e4 x& t
以上为高电平，
0 B3 |+ X7 F, D& x$ J- i! h
在
8 ^" q, W9 V6 m( [" u4 R. J$ S2 {
0.8V
. J4 K2 O3 x% r! {
以下为低电
" x( M- {" h4 L+ i; Z/ J
平。因此，
, p, [7 k7 U4 W: Q% Y/ @8 h& c" j7 t
CMOS
6 n( w. M$ I! S; T3 e4 T
电路与
m3 P) J7 N c3 A G; K* N
) ~" F" e7 V9 n" Q0 s
TTL
% f/ y( z' J: p' @7 _9 O) l
电路就有一个电平转换的问题，使两者电平域值能匹配。
2 \! Z% c3 ~# ^+ S, j3 @3 }# n
0 Y7 B5 I$ g: V1 e& h* r/ h
有关逻辑电平的一些概念
1 s+ ^" j0 O' P! a0 {. |
2 O V% R3 @" _8 u- W d( w' j
：
$ p% R8 q8 a) u$ S+ g. a+ B3 f
- c$ _( ], f" t" y
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
/ Z* ~' P2 R+ @: h+ t: T% A6 t7 D2 |
3 P8 f& ?4 ]/ _+ W5 X" X5 y# p
1.
" N1 }4 f, l' c9 c9 T
3 |4 d3 t# p; I4 h4 y" ]
输入高电平（
- S6 Q* f+ F1 h' f/ _: N
Vih
5 a1 j2 }/ r* P8 ^
）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输
- L7 q. r5 z! y' K# V8 E9 @/ \
入电平高于
+ y7 T5 v% {9 V& X" T
Vih
) {2 W7 }, |9 D. Y, b4 C
时，则认为输入电平为高电平。
& x- w* o8 |8 p
- p8 p1 h+ ~! ?0 D
: H/ v$ W; q8 v7 ?
2.
3 |0 T& N$ }/ ^! t: ]
+ W& Q; P( k; Q9 [' C
输入低电平（
: b( \4 `! P! u
Vil
. \7 b: r; q. a% @2 r4 h5 n; B
）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输
# O% q0 K0 [2 w3 O O6 Y: Y
入电平低于
& N" m* O2 e P% Z# n6 @
Vil
; k; N$ H) f7 t8 I. t; I, x! ]/ A
时，则认为输入电平为低电平。
- M/ w7 c/ ], b' M
: r7 v' H3 S* P0 R; w+ V
+ v! ?2 [" g$ @; U
3.
9 \5 y- v" J9 `8 Q* v
; N+ I) e1 B- ^0 |
输出高电平（
, X2 n7 R5 b9 d
Voh
* E, n4 Z1 F+ o2 p& t! |; P- U
）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门
( a* D6 A0 Y, Q9 c
的输出为高电平时的电平值都必须大于此
: G3 o, |, g+ E: B9 Z& U9 Z
Voh
% [& {* }# P: k" y, l
。
: u" D9 |; V( g [
# a1 G$ ] z/ x5 ~4 h4 l
4.
2 a- J; @) r: B
5 q& [7 M! x, r$ F( T% t
输出低电平（
; C8 V! ^8 M. H
Vol
8 q$ r( N, l& K3 Z
）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的
# ? M- R% _8 K6 [9 R
输出为低电平时的电平值都必须小于此
2 H, g# b' y6 Z; j2 d$ h
Vol
9 J% N2 k) [2 _1 o6 ~
。
! S# F/ E' j2 k) I7 ~+ Z# Y
1 i2 @0 S$ l' u& N. N- v; |- Z
# q! e' w+ n/ B l2 _
5.
. S) e0 m, b' g( E6 W
9 N8 s! J. \: n2 r
阀值电平
( U2 \5 t2 ?8 E
(Vt)
5 c, L2 A0 {/ b! w
：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作
, {- b4 y, c9 A4 h
时的电平。它是一个界于
8 b) _. b6 U3 g8 a+ g1 e
Vil
1 Z6 e+ g3 [$ `" u' o' w
、
6 F2 }4 J' p- D
Vih
: \- w* f% R; `: O
之间的电压值，对于
& ^; P& m: z9 @9 q* k( I
CMOS
4 z- |2 T) L# k+ r7 `* ]+ m
电路的阈值电平，基
) ? P0 u3 K8 }) P, o
本上是二分之一的电源电压值，但要保证稳定的输
4 G" l* |8 I S# X# j0 ^. Y& ]
: s8 M& H. y _2 p' E
出，则必须要求输入高电平
' H3 ~4 w- ^3 b7 X8 |
>
4 M5 q+ B3 R# y" a5 ]0 Z
Vih
: Z3 C/ Z0 W0 L1 ?9 A. H/ x4 ~
，输入低电平
% g7 n/ t0 I* Q# x' s
<Vil
. E/ Y* Q+ v8 E3 H# |* e( o" ]
，而如果输入电平在阈值上下，也就是
4 _/ [$ S) t3 c3 O0 @" B- S
Vil
5 E5 r' e7 W2 Y$ {# q
～
1 K6 x! L9 i! `; ]" z5 ^
Vih
`$ Z8 z9 V/ v9 l( i/ a
这个区域，电
1 T2 `; A8 L) X/ x3 Y$ t1 Y9 M
路的输出会处于不稳定状态。
: b7 w1 K9 K1 ^6 k$ O
% E o! T# _# v% H8 E0 h4 G. t
x* U4 i( W+ r) b3 X" c |/ q
对于一般的逻辑电平，以上参数的关系如下：
! o4 W$ l7 C& j; F0 Q2 S6 q
# h, H8 c9 v* a1 G/ |9 X3 y
% r! m7 X& _' U2 q. e
Voh > Vih > Vt > Vil > Vol
4 s; |% x% `! i. n" b5 {
" r0 \# `- V0 |: S5 ]4 |
6.
; R; Y- t' P% V( ]0 ^% X( z
2 M2 L( v. O4 o; L7 X; t
Ioh
- P9 p6 I& u* g1 o# S# ^6 {/ f; V
：逻辑门输出为高电平时的负载电流（为拉电流）。
: `4 K8 o6 x1 ~+ w
) x! v9 x/ G" C3 \' P) u: V
( A" k* W& @7 o5 x
7.
$ Z2 H( v0 d0 F7 H' P( m
q- V; F/ X: H; n7 o
Iol
6 P! ?* Z+ L1 x1 V( l- K
：逻辑门输出为低电平时的负载电流（为灌电流）。
( X) u7 B' x' P5 s. D
, R; q7 B8 W7 C5 m
4 k3 G* f5 `4 i
8.
4 O" _, B. |6 i9 h; X, M6 u# t
9 d9 k2 j& u% l( w# k
Iih
$ n" c, l" [! h4 l; @" f2 M; s% s9 n
：逻辑门输入为高电平时的电流（为灌电流）。
9 Z% s' u* {4 I- b3 @% I$ U% Y8 t0 J- v9 h
' H6 C/ k3 p. n
4 X" G! \- y) O/ n
9.
# z( \5 H: H5 y: ~
3 |# n+ M0 ^" i3 G
Iil
W# x+ E1 n9 S- K# c# t, l
：逻辑门输入为低电平时的电流（为拉电流）。
' l! q# U& M8 m
z' o& K0 t" y
; V7 ?6 d3 L: g+ A1 W
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为
$ Q" \3 _' W2 Z; x3 c( y! m3 B
开路门。开路的
" j$ P O- q9 t n- g4 `
TTL
% x1 S* c+ n; _" U: s J I
、
" B! q* L2 U+ m6 r& M+ i1 \
CMOS
1 {" c7 n, |# ^" ?1 ]% S: j6 s# i
、
! Y3 e& W+ D* q/ }
ECL
- u1 D9 W0 X0 g4 Z
门分别称为集电极开路（
c( U$ B( H" ?( Z4 A2 I4 @
OC
@+ J5 Y! a) i+ Q! `9 M' X, P Q
）、漏极开路（
- l& ]- t. K, G( e
OD
: Y1 p' N% K+ i4 |3 ]
）、发
$ m% a4 P y( S2 }" ?2 |! |1 t
射极开路（
% }- A! J* a4 W' k0 J8 a
OE
7 E6 E: J' |& k) s& d% |
），使用时应审查是否接上拉电阻（
% r; `) O. ^- S
OC
S- e5 _* M! h5 A1 w2 l( j: G" k
、
# J& o$ W' a9 w$ E1 s0 G
OD
# E$ W( O" y: ] ~6 J5 B4 d) v
门）或下拉电阻（
) F! R) P( l" X! J- J
OE
4 ^' f6 p, U! X& b( Q( L9 H
门），以
. }% s0 h0 h3 \+ N4 G+ r' Y; q2 I
及电阻阻值是否合适。对于集电极开路（
: ?% G( q8 C. c
OC
4 u% D% \& w; w+ T% ]* ~
）门，其上拉电阻阻值
+ p! ?; Y& M& W9 c/ S
RL
' y4 \$ G0 O8 @5 b: K
应满足下面条件：
: y: l/ L/ K1 l& r' V* P0 F
& \ N8 x W3 C4 M; U1 M9 e0 X
" V; H% p1 b1 A Q9 L: Q) P
（
6 ^3 } w. S# K- t* g' a
1
" | Q+ ~, M, n: \
）：
# D* K' G5 Q5 C# o0 V
RL <
, J1 Y% W4 X) n5 H
（
6 `# J% p, M7 w
VCC
6 D: O0 v3 T4 g3 ^ i
－
! n" T; @+ K$ H0 L# z
Voh
3 V1 p1 F' e& {5 G* T
）
8 |' ~) C; W7 S, ^0 B$ x$ _4 `
/
[! ^% e: R( h* A+ Y
（
3 ]1 w+ y' m2 b
n*Ioh
7 G8 z5 B+ b; Y
＋
8 ~4 {, E2 f$ B. V' H
m*Iih
5 H# A4 F- [; ~5 Q8 f. E$ c
）
* R" m+ H$ A, }$ _+ D! s
& j3 M( R" s& d5 D! C
h' N2 ]6 }8 r# B1 _+ x. m3 z
（
$ a; [" u3 e1 H' D5 b+ z. U
2
: R; k* Y9 j" X6 ?6 q* F
）：
5 H, O/ ?: \% o W) Z0 b
RL >
U, z4 `( r, r: N1 i, O7 ~
（
' p9 h8 ?% `5 n( g
VCC
0 b* t E. w7 A! G3 p
－
2 Z6 L0 a; g2 x9 n+ \* C
Vol
0 G I; M; i' u5 p: s( ?
）
( h) l8 |" M5 T
/
6 R7 E; T0 q" P3 C
（
! `+ n+ Y; f) S0 Z( D
Iol
2 r8 J" K2 M0 Q. ~3 J
＋
7 t: O k$ \3 B/ B
m*Iil
0 q" T" |& E& a" I* a9 _0 G
）
% J4 C9 ^3 k' ?; m% Z- Y/ Z
4 \. B5 }* `; ]1 ?5 @' @+ @$ S: K( o- t
% {6 k) l& f! {) {+ L
其中
& Z8 z8 W6 l6 X& [' ?
n
6 O) e1 O+ v5 q4 c; P8 o
：线与的开路门数；
V% f2 B/ ^& n% c1 j
m
$ V) S5 A3 d/ p$ B/ b7 V' W
：被驱动的输入端数。
, e3 c2 @ R0 [
: u1 {! x- \7 @
: t& Z* L0 B/ w. m3 M
10
3 j* c) x, L5 Z! R/ V
：常用的逻辑电平
* G* n" e9 } [; a% L! \
5 p. N+ @+ f3 b6 F3 j% Z2 f" J
6 P2 F5 K& j$ q7 k
& S6 A4 m( O N8 \$ o% X* r1 b
逻辑电平：有
5 I3 b" M' O4 _
TTL
. n' A0 |* [8 p2 s1 ^9 i9 K
、
! U( D7 o9 Y' I
CMOS
$ v' ^( B9 N, E% z5 n1 ~0 t7 O" f
、
" Z+ I$ v/ {3 K9 |9 R& g I
LVTTL
' W- ^& w- W2 y }9 N; x
、
9 T8 y1 v9 L$ b1 e
ECL
* J9 Z9 i& |" G
、
; X- e' n) h/ @) B3 l- f7 ]
PECL
( D; y4 \- A3 j0 V& [7 h9 K- B
、
$ |9 \- ~" o/ T$ ]1 D- y2 x+ ~
GTL
; T9 w4 a: F$ |* G( r. f5 |) V" Y
；
$ e$ A. [/ z# H2 K3 F2 I
RS232
/ U! E: D0 L% I- V e
、
# B8 n! Q/ t1 _/ D! v. Q9 Y
RS422
% a1 ?. w# ?3 k" }; ~4 s$ l
、
; O. }" x @ a! \
LVDS
1 ^( M7 }. d( R/ g3 H
等。
" `3 a# y! H5 h9 j% x' d1 F
# S" P! L0 M- r3 ^9 p
/ j. m1 c3 z. c/ d. d5 K+ w
! e8 l$ a6 A! K6 v |1 P" k% \
其中
& U; k0 a8 [# r% b1 K" T# A
TTL
9 ?! F/ U$ t9 o' u0 d) x( M
和
% k' _0 ^ Q9 l& L/ H. ]
CMOS
+ o T0 [4 {3 Z( i A8 o
的逻辑电平按典型电压可分为四类：
! d$ \7 y: s& ^) a. A+ A2 |
5V
0 z2 h4 g, m7 G+ `
系列（
; d# m5 T' r* M& N& B
5V TTL
3 J0 a4 U2 s5 N: t2 \
和
: V- X& g0 U" V, h, P# A8 q5 B! o, `
5V
! q1 ^4 y, e2 l {1 B/ ?
CMOS
6 G3 b' N4 q! u# \8 w+ I4 T3 {" o
）、
$ i/ @/ h$ F/ M( |, ]! _: ~
3.3V
; V5 | C0 [7 ^* c) a
系列，
' R* w( e) Z+ [: t8 w9 z. I
2.5V
, g3 y/ c+ H! J/ V6 D
系列和
+ _2 ^8 `- ^+ Z* j5 Z% k
1.8V
" s1 S" d/ G( Z
系列。
2 }: E% U8 X8 w6 `) M, }+ K
3 E F- x/ p" }* h4 ~% k- S9 r
# L3 R- Z* T% @
0 v8 a+ E E6 w! `& I+ h
5V TTL
9 F; W; R+ e' S/ H3 i$ C( p
和
- m, r/ z& k/ v% b: B5 O- }
5V CMOS
) i/ I) T8 C! G6 `
逻辑电平是通用的逻辑电平。
% I+ `1 R9 K4 C
7 R' n8 I: s. \
% X" N' }* A* i
3 D1 ~' L6 |: y+ f% G) N6 f" T
8 @' c+ A) J! b" U+ z8 X- i) C
3.3V
+ S3 _* S1 r3 ~7 t* [: U& @* A
及以下的逻辑电平被称为低电压逻辑电平，常用的为
- n8 o4 u: N# ~6 B
LVTTL
% C: ]: F2 b& L6 [/ t/ L: e
电平。
# a/ ~1 a* s3 X1 [
, T1 \9 y) y" S+ s5 Q$ {! Z
" K/ C" E4 y h# r5 j
. e3 X$ z5 J$ a1 `( J
低电压的逻辑电平还有
' ?+ M, y- b/ F' H/ w' l
2.5V
6 X V2 q$ h4 v6 j5 O6 L+ a/ G; a
和
4 }2 n) m" t7 Y! i5 r9 f4 i7 p
1.8V
/ a# N! f$ }4 B v, Z
两种。
; O j7 }$ A; C
" J% N' Q$ P* w. `: L
O* x6 V0 f" T9 w
0 s9 @3 E6 M" f
ECL/PECL
. K1 S0 P- [$ J2 Q
和
/ e" _" v8 M* C! m' B! z. [
LVDS
& o- D/ j" f# B( A" [9 w5 T- p
是差分输入输出。
0 e( F4 @: N: R3 h0 P" E
! L0 J4 z1 q4 ]7 x$ _
# A$ Q$ j: ^6 F/ o
# V2 {& D: u( K9 |, `
RS-422/485
$ D. B7 Y. O( u
和
r% k/ W/ f. c8 Z
RS-232
- ]% P A. }' q+ h6 _( ~5 ^
是串口的接口标准，
' J" G: z0 g0 M5 D# C _5 a* }
RS-422/485
& P: p* d( O% m) |
是差分输入输出，
7 s: D" K' |/ z& y) w
RS-232
. n6 j6 W; I( f4 c4 a+ W
是单端输入输出。
7 c* Z+ O: I) S4 V
, X2 n; E' U& Z; g5 C! l
4 C& N5 n* a0 _8 ]+ P
++++++++++++++++++++++++++++
" {0 @ E* W3 A+ H+ u1 l) x# z
5 T+ w7 a/ t/ z/ V" D) U5 f& P/ E
OC
' j+ I1 G- z7 k z* D
门，又称集电极开路（漏极开路）与非门门电路，
9 z+ R; }" n2 S6 |; T
Open Collector
! @. C5 s# [" k) f3 e9 `0 P
（
1 M$ @8 m* J% y1 N. R/ e: T
Open Drain
- h* ]) l; m! X/ k8 J( `: Q
）。
9 Y. h1 N' p% M
# i; I( Q! c, @
为什么引入
8 ^; T* O( u+ u; j! P1 E5 N
OC
" S* i! x4 V: D7 Y. k+ T1 e% [
门？
) \0 K$ f; C2 c! z
# ?" {9 y, F' ]. @# x4 M7 V7 f
: K5 j* {2 c+ g( v; A2 J: R2 r
实际使用中
. F p5 c" T3 a! u
,
: }. F+ g/ K5 V( [
有时需要两个或两个以上与非门的输出端连接在同一条导线上，
+ v( ]6 i8 P+ z X4 R
将这些与
+ h. g! K. n, i6 [; k) Y6 O
非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路
5 y( X' h; e, f' t
--OC
5 ~' j1 b9 ?8 m
门来实现
, u8 y. Q3 N8 A
“
7 p9 E/ r4 H2 C' ?
线与逻辑
2 y: M* t2 b& v
”
$ }4 t2 w* Z& r& t- E% L$ B2 p
。
3 {; b8 u+ y* }( z7 r
, ^# r) h% l) z. e" F
OC
; f& @6 {0 r3 [+ r* R
门主要用于
) }: ^( P6 N# T: S9 e3 [% g
3
; q* M H; p( o' b- m6 e4 c
个方面：
# V: Q, o! ~1 X8 M+ f9 P
/ y( S. r! J1 [+ L8 K
1.
2 ~, O- R5 L: ]1 R
! B& f( G" L( J) ]& D- ^; ^
实现与或非逻辑，用做电平转换，用做驱动器。由于
5 m8 [" S) o: g) k1 [# Q
OC
' y9 f0 E- P9 T' y) {. N: |% z
门电路的输出管的集电极
5 c( G9 @- M: [, `( O$ R
悬空，使用时需外接一个上拉电阻
2 n' b# K3 V8 z! z' X. y) t
Rp
" T$ {+ W7 \ b1 i/ O' \
到电源
) V3 [0 }$ M" L: i2 x. y; c2 g* @) ^3 z
VCC
- }% a$ _& q' `, G0 w3 f3 [( e
。
7 J+ u/ ^. b$ i% C0 v# J7 D
OC
% C. L! H) T- _+ l( m) x( [
门使用上拉电阻以输出高电
3 e6 w) |3 f. w. }
平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及
8 R4 @" X- @# X/ V* _" v
芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。
, O! O5 y# w. n1 {
5 V/ _! y" l" P; A
- t O( c% |& A+ d- b: P8 a, _
2.
+ a1 i6 ~6 h$ T- h' T7 q* Y
, U0 q5 }/ X* j
线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现
3 {: i* F+ O4 {4 P
“AND”
[+ O# ]; M1 _+ O4 @) T/ d
的逻辑功能。
. b% P W$ p* C
在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般
7 h0 T( g( P0 J* @- \# W
TTL
* J* z% x" b" A# k0 e" r0 _) K
门输出端
4 ^# v6 j) ~# @
并不能直接并接使用，
. B" X2 l; M+ b* I( t
否则这些门的输出管之间由于低阻抗形成很大的短路电流
6 u3 L+ x1 u* \! |4 k- r
（灌
' T+ W; \" `, M( w2 ^8 _, X
电流），而烧坏器件。在硬件上，可用
$ K3 Y$ T8 G2 v! k5 y+ U5 ?
OC
# T+ q+ N# s# {- p0 Y
门或三态门（
3 W, |; x) y9 s9 u5 i+ M0 S
ST
- ~% O9 h1 S9 c% S2 t
门）来实现。
: e2 ]! N @: \: \; T$ z4 }
- v' V, @2 w2 O( A
用
6 H% R4 f) H7 M' M) A) n7 Q
OC
- y" }- X5 D/ _
门
4 @+ L- K- m; X+ x# F
实现线与，应同时在输出端口应加一个上拉电阻。
8 U, w# h/ T8 E2 P! t
% @) V+ m" W* U9 A' P
# Z9 n3 E% o/ h7 a, K! B1 z
3.
+ F( r8 {. W( H& L6 x/ q
: V* d/ s. R7 j2 r7 x( `2 m
三态门（
6 ~% I8 l4 b4 U1 }* o/ j3 @
ST
2 B, H+ }4 F: e! V7 j. N, q* C+ h) }
门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时
3 J$ u$ w, t% T. G: p# ~; p
占用数据总线，
M U! L% ?; E: o& H- K3 ?( T
这些门的使能信号
0 M% _4 _' B4 Z1 ?# {
（
/ j3 Q' m* A* _# K" B
EN
% i" E _( {: g; O$ W$ _- t
）
5 n4 o# M5 C# W5 ]4 {# [9 M/ x
中只允许有一个为有效电平（如高电平）
3 R. f/ d0 ]! b& Q6 |0 Q0 ]) g
，
% B3 x! E0 W2 {5 R r1 z
由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速
, R3 y" c7 y {
度比
8 p: G% n. r# u
OC
. n3 o' I1 O$ J# Y6 t4 J
门快，常用三态门作为输出缓冲器。
) l4 r4 W: [: E/ T# R
) E# {; z7 z$ z K9 }9 a5 l3 \
+++++++++++++++++++++++++++++++++++++
% O8 Z: A; j% ?) o3 o; t, H2 I
什么是OC、OD？集电极开路门(集电极开路OC 或漏极开路OD)
! Z- }' ?. n+ Z- |9 a4 n1 d
F, h3 C! B: Y) F
Open-Drain是漏极开路输出的意思，相当于集电极开路
( c- r* I$ m# }
(Open-Collector)
/ t. u; d) \" X3 |7 w
输出，即TTL中的集电极开路（OC）输出。一般用于线或、线与，也有的用于电流驱动。
; L" g% e0 d; J- {! M% M) [* G
Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。
0 A2 i9 z4 I( P1 i+ o! Y) g
开漏形式的电路有以下几个特点：
/ T! M4 b" X8 e3 v
a. 利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的负载.
2 _/ g% a; B! k3 Y+ T% T m( D% Z
b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
9 T6 ?, _* z2 U5 j, t- J+ d3 d
c. 可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
* F$ k* U# Y9 q X K0 ^
d. 开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。 正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。） OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。
- |# E3 I0 w4 O; b' k$ q
, X- ?& i3 O7 B
. V' p3 \( a4 s6 G2 I5 Z
作者:
hys文心雕龙
时间:
2015-12-1 09:52
帖子发成这样也是人才了
作者:
longsoncd
时间:
2015-12-4 11:49
引用别人的，也要注意格式啊
: P# k) T1 c8 {2 S! Y
作者:
killer00
时间:
2016-10-31 14:48
longsoncd 发表于 2015-12-4 11:49
) _' P. P3 `, D( s0 U5 {# M7 v5 V
引用别人的，也要注意格式啊
: S+ v( `7 t0 p% y6 R o. k2 Q
那一个也是我写的，呵呵！
: \) Y2 S% O' M2 w2 }
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2