EDA365电子工程师网

标题: HFSS中观察特性阻抗时TDR Options设置 [打印本页]

作者: gongdaerye 时间: 2013-7-16 16:53
标题: HFSS中观察特性阻抗时TDR Options设置
我在via wizard中建立了一个4层板的差分过孔模型（如图1），然后观察它的特性阻抗，扫频是0-15G，步长是50M。原先在默认的情形下（没修改TDR Options中的参数）时观察到的差分阻抗为0（如图2）。当我对TDR options中Rise Time进行设置（如图3），从原来的66.66666ps改成66.666ns后仿真结果才有点靠谱（如图4）。这个是怎么回事，这个TDR Options中的Rise Time该怎么设置，这个是与板子走线尺寸有关呢还是与扫频有关？
补充一下：我做的是backdrill的影响。

1.png (58.51 KB, 下载次数: 1)

图1

2.png (29.89 KB, 下载次数: 0)

图2

3.png (12.31 KB, 下载次数: 0)

图3

4.png (32.26 KB, 下载次数: 0)

图4

4ceng_backdrill.rar

58.17 KB, 下载次数: 20, 下载积分: 威望 -5

工程文件

作者: guagua2008 时间: 2013-7-16 22:07
Rise Time是指的信号的上升时间，如果是10G的信号，一般是35ps，plot是显示的格点，不会影响结果，设置的越少，看起来精度越高，你这个应该是短路啦

作者: gongdaerye 时间: 2013-7-17 09:10

guagua2008 发表于 2013-7-16 22:07
7 M% t1 @7 V8 [$ K+ i% kRise Time是指的信号的上升时间，如果是10G的信号，一般是35ps，plot是显示的格点，不会影响结果，设置的越 ...

谢谢guagua2008的回答，我觉得应该是上升时间设置越小越好，上升时间短的话，才能保证在一定长度的传输线上保证信号完全通过，让它显示出来的特性阻抗趋于稳定，这样的话，我把上升时间调大图形变换也好理解，说明特性阻抗在1.4ns内还没趋于稳定。
但是你说短路了，这个不能理解了。这个是从Via wizard中导入的，介质和铜都是里面给的，怎么可能短路呢？望求解答！！！

作者: gongdaerye 时间: 2013-7-17 12:50
不好意思，是我定义差分对的时候定义错了

作者: 草草 时间: 2013-12-20 15:35
学习中！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)