EDA365电子工程师网

标题: 一个关于串接电阻的作用问题，求大神指教 [打印本页]
作者: pipiliang    时间: 2013-6-8 11:23
标题: 一个关于串接电阻的作用问题，求大神指教
我看到周立功的以太网接口电路的时候，由于FPGA的数据、地址线要和以太网芯片RTL8019AS相连，但是以太网芯片的供电电压为5V，而FPGA的IO口却只有3.3V，文献上就说因为这个原因，于是在数据、地址以及控制线都串接一个220ohm的电阻，这个电阻的作用是什么啊？望大神给个详细讲解！多谢
作者: bluskly    时间: 2013-6-8 11:30
限流。这个说法我觉得比较靠谱的。有时候对于3.3V和5V电平信号连接的时候，有人就不用电平转换电流，直接串联一个电阻来限流！
作者: pipiliang    时间: 2013-6-8 11:35
bluskly 发表于 2013-6-8 11:30
6 e9 a% ~& t: @! @限流。这个说法我觉得比较靠谱的。有时候对于3.3V和5V电平信号连接的时候，有人就不用电平转换电流，直接串 ...
! B5 q% ?+ ~& Y9 @
恩，是的哦，懂啦，谢谢啊，应该就是对5v电压起一个降压的作用！
作者: zgq800712    时间: 2013-6-8 13:44
本帖最后由 zgq800712 于 2013-6-8 13:58 编辑
# x2 e! K, p  V7 `' t0 y. `$ ?; j) w  c3 R3 K7 W" ~4 ~! Q
不想用芯片，又不想换3.3V的芯片，串联电阻就是这个办法。" A( g+ l! l- B! f3 g: l" U5 f
3 H. A' _8 t3 {3 e
严格说这种接不好，哈。
1 V* V. t7 I% E; ?% x; G$ v5 C: L; B
. C* O  g$ t- B6 _) h  g
有些FPGA他有个内部二极管钳位的，PCI钳位  可以把它开起来，在接下限流电阻，5V输入，到FPGA就4.3V了。4 Q2 s) ~+ |/ P" Y9 D4 o2 G! S
( M+ a2 Z4 c; c
作者: pipiliang    时间: 2013-6-8 14:06
zgq800712 发表于 2013-6-8 13:44 % X7 g) y3 }6 |( @8 j/ {6 R  }, N
不想用芯片，又不想换3.3V的芯片，串联电阻就是这个办法。1 A! H2 h  j( V+ m# N2 x9 Z. N
( |/ u- u3 ^5 _, j2 z1 c* j/ u6 h8 z
严格说这种接不好，哈。

. S, O/ z- c( Y这个对于我有点高深，谢谢你的指教，我再去研究研究，我还不知道有个二极管钳位
作者: zgq800712    时间: 2013-6-8 14:18
本帖最后由 zgq800712 于 2013-6-8 14:22 编辑 ' x, b- v/ w6 e0 o
pipiliang 发表于 2013-6-8 14:06 5 a! U9 P+ B7 {+ w
这个对于我有点高深，谢谢你的指教，我再去研究研究，我还不知道有个二极管钳位

+ d& [/ P2 }- ~8 s* W. a& c& f% c' L1 O
8 r& u+ `! ^2 ^9 q/ [) K$ j
- m, s# d2 \2 Z/ q) A6 c+ M
5 \* R6 U- g5 K. R+ j

. P1 Z; c7 U9 {/ e1 N9 a) ^/ q0 R3 p! J1 P4 k" s7 G! o4 S# ~

6 M, z: G9 X5 P. a
" d4 i4 e/ j5 I2 c& B9 o! x, A0 a- k5 ~- Z
看上面这个题你就知道，输入电压高了对器件寿命是有影响的。
5 S# z3 ^  z: |; c* {
0 }) ^5 N9 H, H8 y* J* \* s/ c! h3 ~
This 10-year period
, l/ p) J' O" f6 ~* r" f% Vassumes that the device is always turned on with 100% I/O toggle rate and 50% duty  I9 w. }3 i& r" ^
cycle signal. For lower I/O toggle rates and situations in which the device is in an idle6 ]6 }  ?2 w7 W3 x2 l
state, lifetimes are increased.
作者: pipiliang    时间: 2013-6-8 14:32
zgq800712 发表于 2013-6-8 14:18
% X9 g- z; {1 Y看上面这个题你就知道，输入电压高了对器件寿命是有影响的。
! a; z, m( q; T: G: g( K
搜噶，懂啦，谢谢啦！学习了
作者: zgq800712    时间: 2013-6-8 14:39
本帖最后由 zgq800712 于 2013-6-12 10:12 编辑
: Y/ |' M$ I+ [3 W5 v- u* N7 k% U
$ z2 Y8 B/ t( h- Y / O; t' T5 b5 P

& d  T: h4 [" [( c2 \再来看看上面这个图 FPGA 开启内部弱上拉电阻的阻值。' @' ]% g# e* s( N4 V' L  K1 Q4 }: p
可以看到3.3V下， 最小7K 典型25K 最大41K ，) A, m' X- X/ \' ~. V9 G# \- z
5 y( ~) @' l# m) I+ T6 w; c
& ?% J# ]& ]5 z0 k# W. r; K
如果和FPGA连的那个芯片可以设置为开漏输出，或内部弱上拉或外接上拉电阻10K,47K，
; D7 T3 J2 s# B9 EFPGA和芯片之间串联一个数百-数K的电阻
$ c3 V& z* Y8 {  ^+ `9 `( J& v! c% z0 T9 K5 \2 ?4 o1 r; A0 t
按这个算到FPGA PIN上的电压按分压算，算出来看看是多少？ 在PIN 定位到有PCI钳位二极管的bank中，这样就万无一失了。
作者: mengdie_198599    时间: 2013-6-11 00:23
不知道，这么理解可以？PCB设计中的阻抗匹配问题。
( M% T) C- y; h7 v+ u+ |CPU和FPGA链接时，比喻地址线，数据线，控制线，信号在传输过程中，都会有干扰。
8 {( C  D! |, @) \7 R9 [如果一个信号的边沿非常陡峭，容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2