EDA365电子工程师网

标题: 亟待高手解答 [打印本页]
作者: Jean_psz    时间: 2013-6-6 11:57
标题: 亟待高手解答
为什么PCB中有参考电源层和地层这一说法？？不是一般都参考地层吗？为什么电源层也可以参考？？到底是什么意思？请高手帮忙解答！！
作者: 超級狗    时间: 2013-6-6 12:46
誰說的？
( w& m" F1 d. v3 c
# b$ [* E% |5 H% O{:soso_e101:}
: q' v* V0 B0 v7 O) J! A3 Z. l2 V! a1 T( I
高頻的東西，把地掏空、只留電源層試試看！5 j7 i- Z' q! n; M

5 @, b1 N5 Q% V0 ~$ e. C{:soso_e119:}
作者: Jean_psz    时间: 2013-6-6 13:13
超級狗 发表于 2013-6-6 12:46 6 r" @/ p' u: Y: ?' V' h: d
誰說的？
1 Q/ f7 _4 L$ C8 C
0 `8 I* b. k" }) J) R

, x7 _5 z8 M$ a; D' J+ f不太明白狗老大的意思？能说的具体点么？？
作者: 超級狗    时间: 2013-6-6 14:03
Jean_psz 发表于 2013-6-6 13:13
1 q  c5 s4 r- ?, k' n0 e不太明白狗老大的意思？能说的具体点么？？
1 \0 e! l& e. d. x! n' |

2 t- P: ]4 u% l# u+ @% N6 m5 p% |; N樓主講的應該是有些 Stripline 或 Micro Stripline 文章中的這段話︰" M$ Q- B/ F8 T3 o( e
6 z9 R; a! {8 P( g* e* t
Note that the figures below use the term "ground plane". It should be understood that this plane is in fact a large area, low impedance reference plane. In practice it may actually be either a ground plane or a power plane, both of which are assumed to be at zero ac potential." `$ G$ \6 B1 N3 l5 \* e; ^  V

$ s. m! y  j- h$ `+ t9 F但注意到最後一句，電源層交流電位（Power Plance AC Potential）要為零才能符合條件。現實世界中沒有電源層交流電位（Power Plance AC Potential）為零的環境。電路中有處理器（CPU）、內存（Memory）、邏輯閘（Logic Gate）......工作時會產生電流擾動。除非負載是一個純電阻，這樣交流電位（AC Potential）就會是零。
% f; K2 c) M& B* H; n# G# s& X* f' G/ z4 V
所以，以敝公司射頻（RF）人員的設計習慣，一定都是參考地、而不是電源層。四層板阻抗線走背面，第三層（VCC）掏空、參考第二層（GND）。
7 N) W5 J7 c$ M9 Y  I, n
$ a2 r% ^( i+ G{:soso_e183:} 7 [9 g: ^( m% P6 l# w

/ [( f9 q, ?2 e

Impedance Trace.jpg (21.2 KB, 下载次数: 0)

Impedance Trace.jpg
作者: Jean_psz    时间: 2013-6-6 14:09
超級狗 发表于 2013-6-6 14:03
! P( N& O! M: b樓主講的應該是有些 Stripline 或 Micro Stripline 文章中的這段話︰
/ T7 d! U$ V5 w: h2 L, f* ]) V2 Q4 E6 B$ ~6 D" r
Note that the figures below  ...
4 U3 }0 _' s# _% ?( D3 X5 ~. `
谢谢狗老大，不过还是不太明白什么叫電源層交流電位（Power Plance AC Potential）？？
作者: 超級狗    时间: 2013-6-6 14:23
Jean_psz 发表于 2013-6-6 14:09 2 @! N7 I, u% {5 V" t
谢谢狗老大，不过还是不太明白什么叫電源層交流電位（Power Plance AC Potential）？？
5 F0 T$ n/ _+ Z0 r$ t
就是你電源層不能有交流電流，有電流變化微觀上電位也會跟著變化。: H& g2 X5 ^! y# i- n; j9 d

+ [$ f# v0 ]* m我們觀念上電源層等電位，是假設銅片很大、電阻為零，但微觀上銅片上還是有電阻，電流流過就會有電位差。: W$ {" T2 Y. T$ @3 D$ v7 w
9 ^. T) W# o" q3 G1 n
{:soso_e100:}
作者: Jean_psz    时间: 2013-6-6 14:29
超級狗 发表于 2013-6-6 14:23
- P+ ]$ H. t6 k* Q就是你電源層不能有交流電流，有電流變化微觀上電位也會跟著變化。
5 k' U) o' M- z2 w: G! J: |1 M1 t" J3 T
我們觀念上電源層等電位，是假設銅 ...

4 n1 p" z! Y. O* `% r原来如此，多谢了！
作者: kk_wishes    时间: 2013-6-6 22:25
看什么类型的电源和什么类型的信号了。内层的信号，一般两个参考平面，一边是地，一边是电源，也没事的。参考平面是做个回流和阻抗控制的。如果是四层板，不是射频信号，电源波动也不大，完全可以参考电源层。如果信号要求高，一般没人选择四层板设计的。
作者: 超級狗    时间: 2013-6-7 00:37
kk_wishes 发表于 2013-6-6 22:25 % A% x6 S) R/ ]% n
看什么类型的电源和什么类型的信号了。内层的信号，一般两个参考平面，一边是地，一边是电源，也没事的。参 ...
4 {0 R$ c5 r* h3 o* G  A' m
FM 75MHz 開始就有了，AM 更低到 500KHz！
1 m* x' [; ^1 H- k; n8 i4 H: C" w# ]2 y2 u: O: K6 Q
^_^" M) C6 t4 q$ B& \5 G: K% a

% x1 @9 W* Y% O3 q" k0 n{:soso_e113:}
作者: xiongbindhu    时间: 2013-6-7 11:21
超級狗 发表于 2013-6-6 14:03 / W: |% F/ \( D8 p% L5 O% _
樓主講的應該是有些 Stripline 或 Micro Stripline 文章中的這段話︰7 K0 `; b* m# N
* ]! j& m3 S. k& Y8 \+ L
Note that the figures below  ...
/ V" I& A, w! Q( r$ I$ v( ^7 k
& L. m6 J# s9 a+ j
Power Plance AC Potential要为零是不是可以这样理解，比如电源层是3.3V的，整个板子上会有很多3.3V的滤波电容（0.1uf，0.01uf），这样是不是可以近似的理解为Power Plance AC Potential为零？ 所以如果非要参考电源层的时候必须在该走线附近加些电容。  不知道这样理解对不对？
作者: kk_wishes    时间: 2013-6-7 20:17
超級狗 发表于 2013-6-7 00:37 " w: R5 V2 ?6 X9 _7 z
FM 75MHz 開始就有了，AM 更低到 500KHz！
" Y% l; I. l' @- t- l# K* X, a7 Y# H: P6 [; P6 c
^_^
. u+ \) C2 S# Q; F
他问题里面没说啊
作者: Vincent.M    时间: 2013-6-7 22:10
参考哪一个平面是可以选择和优化的，以DDR3-1066 UDIMM Systems设计为例，若芯片内部某IO Pad参考的是电源平面，则应确保trace以power为参考面，已确保最小回流路径。 ; y4 k4 p' o6 |3 _; K8 A7 Q* P
作者: 超級狗    时间: 2013-6-8 20:20
本帖最后由 超級狗 于 2013-6-8 20:21 编辑 " _  b0 @6 s' _! T% d& [

. k$ x2 g/ D$ I& W8 \+ S% C! nBoard Stack-Up
- g7 Z* I$ D. Y0 O! p) RFreescale recommends placing all DDR signals on critical layers that are ground-referenced, which ensures the lowest impedance for the return currents and provides improved signal integrity performance.0 }# u& ]3 i7 u0 H2 o" ^

$ j+ o0 n0 L% Q我想大家繼續搞下去，可能連鐵框（Metal Can）也能 Reference。
, K) R) K5 p0 e6 a9 Q1 C$ B  T6 s3 h! V. i# W4 D7 j& v
作者: 超級狗    时间: 2013-6-8 20:35
xiongbindhu 发表于 2013-6-7 11:21 + d' |. ^; W& S- {+ M
Power Plance AC Potential要为零是不是可以这样理解，比如电源层是3.3V的，整个板子上会有很多3.3V的滤 ...

3 \1 U. B- o" e8 t! O5 g向射頻（RF）主管請教了這個問題，他說理論上是對。但要放多少濾波電容才能達到顯著的效果，值得商榷！0 Z$ k* m6 M5 W, Z7 }! Z

) t, b+ p* N. k$ P% P$ z& n. s{:soso_e101:}
作者: kevin890505    时间: 2013-6-8 23:15
理论上只要是个平面就可以参考，哪怕是没有网络的铜皮。但是回流路径到芯片引脚附近时候，最终要回到芯片的地上，需要让这个参考平面和芯片的地形成低阻抗的交流通路，也就是加无穷大的电容。不然就会出现阻抗不连续。  所以最理想的，就是直接参考一个完整的地。  参考电源的话，最终的回流照样是通过去耦电容回到地的。
作者: mikle517    时间: 2013-6-9 10:40
可以参考电源层，不过最好参考地层



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2