EDA365电子工程师网

标题: 千兆网（PHY芯片）数据丢包 [打印本页]
作者: 红色石头    时间: 2013-6-3 11:35
标题: 千兆网（PHY芯片）数据丢包
PHY芯片型号：88E1111-XX-CAA_I000，接收千兆网数据时，RX_DV正常，Rx_ER检测有错误输出提示，困扰好长一段时间没有找到原因，求大神讲解。
; d' }8 |4 M& m自动协商模式8 ?' K( _0 E) {- l/ c/ D: c  f" t
GMII模式
1 r& S" O( A+ R+ n' q+ F0 L终端电阻50ohm5 m& Z: U% a+ z$ ~9 g

3.png (96.21 KB, 下载次数: 1)

3.png

4.png (64.04 KB, 下载次数: 1)

4.png

5.png (54.89 KB, 下载次数: 1)

5.png
作者: 红色石头    时间: 2013-6-3 11:54
a false carrier or carrier extension symbol is detected on the cable.
5 ^- s( @9 j" d9 O具体指的什么？
作者: 红色石头    时间: 2013-6-3 13:46
求指教，有没有人知道啊~~~
作者: 超級狗    时间: 2013-6-3 16:09
本帖最后由 超級狗 于 2013-6-3 16:10 编辑 . L) N6 L* Y5 N

, q- G$ H0 G1 bCarrier Extension
/ a- E! g! ^& O* D+ L: aGigabit Ethernet should be inter-operable with existing 802.3 networks. Carrier Extension is a way of maintaining 802.3 minimum and maximum frame sizes with meaningful cabling distances. For carrier extended frames, the non-data extension symbols are included in the "collision window", that is, the entire extended frame is considered for collision and dropped. However, the Frame Check Sequence (FCS) is calculated only on the original (without extension symbols) frame. The extension symbols are removed before the FCS is checked by the receiver. So the LLC (Logical Link Control) layer is not even aware of the carrier extension. Fig. 1 shows the ethernet frame format when Carrier Extension is used.

Carrier Extension Frame.gif (4.5 KB, 下载次数: 0)

Carrier Extension Frame.gif
作者: 超級狗    时间: 2013-6-3 16:18
你可以看一下那個問 "1000M RJ45 差分线等长要求" 的貼文嗎？% y4 u* N0 z3 S6 E; A9 o
( m- A0 W+ S" z1 g
Intel Design Guide 最後一句話說，走線不對稱或不等長會影響接收資料的正確率。+ C1 Q+ P7 ^7 F: S- A9 a; l1 F  _' U

) b; e6 m0 Z, y* n先確認 PCB Layout 是否有做好？
5 e9 D5 L; _9 A  |: P& y; m. U# C& {: L  m
{:soso_e156:}
作者: 红色石头    时间: 2013-6-4 09:20
还是版主热心！' O  y* U2 t; g
PCB Layout应该没有问题，几块样板中50%正常；也一直怀疑线路的问题，做了多种测试也没定位到具体位置。
作者: klend    时间: 2013-6-6 00:02
本帖最后由 klend 于 2013-6-6 00:03 编辑
1 O) {2 X6 u+ t6 ?5 [
0 V% a# i2 Q9 U) s- }0 f好像TX和RX要在发射端串33ohm的端接电阻，这个会影响丢包与否。还有就是晶振的ppm值过大有频偏的话也会影响丢包，要换更高精度的晶体。
2 l. L( w3 W6 E2 J4 f( |9 B# l" L! q' l5 Q) C0 S4 o9 t
CPU与交换芯片的通讯GRMII总线要串33ohm的端接电阻！
作者: really2003    时间: 2013-6-6 12:59
33欧姆电阻要靠近TX放置，估计和时钟有很大关系，你看看marvell的PHY芯片对OSC晶振的供电有无要求？
作者: 圣代甜筒    时间: 2013-6-6 19:02
这个原理图只是丢包？能工作？0 @4 T$ x, i1 `- u
23、24、25管脚连对了？
作者: 红色石头    时间: 2013-6-17 11:50
圣代甜筒 发表于 2013-6-6 19:02 ; K4 ~* N9 s. _1 e
这个原理图只是丢包？能工作？
1 V# U. w! ?( `9 g0 g7 Q23、24、25管脚连对了？
+ Q6 x6 x# U5 Q3 H+ P0 i
这个地方是网络标号名称标错了
作者: 红色石头    时间: 2013-6-17 12:40
R218短路现象一样，电源 AVDD目前板子上不好隔离，一样的电路在其他板卡（与PHY连接的FPGA型号不一样）上没有出现丢包的现象
作者: 红色石头    时间: 2013-6-17 12:52
klend 发表于 2013-6-6 00:02 0 j' `# I) v- k$ F9 L+ {
好像TX和RX要在发射端串33ohm的端接电阻，这个会影响丢包与否。还有就是晶振的ppm值过大有频偏的话也会影响 ...
1 v3 O# H2 O' u' M% w2 V( _( N
由于空间有限，33ohm串阻没有加，tx使用的是FPGA片内的串阻，RX端就没有，晶振测试更换过现象依旧。这个交换芯片在其他板卡上（cpu不同）没有出现该现象，问题应该是线路上不稳定，几块板卡丢包的程度不一样。
作者: hhit2009    时间: 2014-11-7 20:24
红色石头 发表于 2013-6-17 12:52
7 l; g) o* C4 |( U4 m由于空间有限，33ohm串阻没有加，tx使用的是FPGA片内的串阻，RX端就没有，晶振测试更换过现象依旧。这个 ...

: [% T+ A5 E' x/ v7 R+ _7 Z兄弟，最后问题怎么解的？; E. F, m8 v$ O. G9 Q% Z




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2