EDA365电子工程师网

标题: 一个DC-DC电源转换，纹波有点大，传上原理图和PCB图，请大家斧正。 [打印本页]

作者: jielove2003 时间: 2013-5-31 22:32
标题: 一个DC-DC电源转换，纹波有点大，传上原理图和PCB图，请大家斧正。
用AOZ1050PI设计的一款DC-DC电源转换，输入9~18V，输出1.2V，AOZ1050开关频率500KHz，现在用示波器测得输出大概有100mV，Vp-p在485KHz左右的纹波。

请问各位专家：
1、这个指标的纹波是否在设计许可的范围之内？在一般情况下，DC-DC电源转换的纹波在一个什么范围内可以认为是正常的？
2、从原理图上，PCB图上，这个设计是否还能够进一步优化降低纹波？还请指出。

敬请各位斧正。

作者: 超級狗 时间: 2013-6-1 10:05
本帖最后由超級狗于 2013-6-1 19:57 编辑

100mV 的紋波（Ripple）對數字線路應該沒什麼問題，對模擬線路就看情況了，有的線路很敏感需要更低。但芯片資料展示在滿載（Full Load）狀況下，紋波（Ripple）可以壓到到 20mV 左右。

佈線建議︰

L2 在上方但 FB 在 AOZ1050 Pin 4，造成反饋路徑繞了一大圈才回到芯片。將 L2 移到下方，可以縮短反饋路徑。
AOZ1050 Pin 3 Power Return Ground 只有單點落地顯得太單薄，要注意一盎司（oz）銅厚下，10 mil 的落孔只有 0.8A 的承受力，如果是使用十字線接地，就 4 條十字線加起來可承受的電流。宜將地鋪大，並多打導通孔與背面的地連通。
注意芯心片資料上的 AOZ1050 Pin 4 PGND 與 R5 落地的畫法，它們是用不同的地符號。意思是說他們建議你用隔離的地（Isolation Ground），做法上就是 R5 和 Pin 4 拉在一起，然後單點落地。
輸出應該先過濾波電容 C58、C59 和 C62 再給其它線路，注意到你的輸入電容 C56 和 C57 就做得不錯，可以參考它的做法。
注意線寬與承載電流的關係，輸入與輸出線寬需要計算。不曉得 C60 "+" 號旁邊那條細線是做什麼用的？看起來很細。
佈線大原則︰
0 I! }4 c2 x6 m* r% V/ p讓輸入或輸出濾波電容和地造成的迴路越短越好。# ~& X* D, b: C- a/ v

仍需檢視的部份︰

L2 電感宜選用有屏蔽（Shielding）的封裝，避免漏磁（Magnetic Leakage）干擾。
L2 電感的額定電流（IDC1 和 IDC2）宜被檢視，避免峰值電流（Peak Current）超過或溫度升高，造成電感量不足產生紋波和噪聲。
L2 直流電阻（DCR）宜被檢視，太高效率不好、容易發熱。
AOZ1050 Pin 5 COMP 上的補償電路，芯片資料上有計算公式，宜試算一下是否搭配得宜。
電解電容 C56 和 C60 的 ESR 越小越好，如果您真的很在意紋波及噪聲的大小，電解電容儘量選用可靠一點的廠牌。# m6 R# P4 @( F: T! r

{:soso_e129:}

作者: kevin890505 时间: 2013-6-1 11:49
版主就是NB啊

作者: jielove2003 时间: 2013-6-1 14:05
非常感谢热心的超级狗大侠的提出的建议，提得很中肯。

1、在改版中改善。
2、3号引脚标示的为AGND，所以只用了一个0.5/1mm的过孔接地。
3、在设计原理图的时候留意到了AGND和PGND，但没有仔细考虑到直接多点接地带来的影响，这点在改版中改善。
4、当初C58，C59放在底层是考虑到离电感近点，这里在做法上有点欠考虑，应该在电感输出区域顶层和底层小范围铺铜，然后用过孔连通，这样顶层和底层分别放置的电容滤波效果应该更好一些。当然按照狗大侠的说法输出先过C58，C59和C62，这样更好。
5、电流输出应该在1.5A以下，走线宽度在30~35mil左右，C60“+”号旁边的那条细线是引出去的一个Test Point。

最后对版主大侠致以诚挚的问候和谢意，EDA365在一群热心的，高水平的大侠的带领下，一定会越来越好！

作者: 超級狗 时间: 2013-6-1 19:54

jielove2003 发表于 2013-6-1 14:05
* z+ i& N/ i# s& K非常感谢热心的超级狗大侠的提出的建议，提得很中肯。) _, B- N/ h) [9 ^3 ?$ C+ d
" Y8 l& l* _, E! B! t0 {
1、在改版中改善。

兄台也不用客氣啦！以前有人上傳 PCB 圖請求 Review 協助，但因為這工作需要心無旁鶩且較耗費時間，過去都沒有幫上忙，今天早上剛好閒來無事就看了一下。

不過要讓老闆知道放著公司裏的事不做，還幫外人 Review，吾狗命休矣！

{:soso_e127:}

作者: jielove2003 时间: 2013-6-1 22:45
狗大侠是人才了，老板都得小心供着呢··{:soso_e113:}

重新修改了下原理图和PCB图，准备打样测试下，如下所示：

作者: 超級狗 时间: 2013-6-2 12:05

jielove2003 发表于 2013-6-1 22:45
2 u i, w2 l: a' W狗大侠是人才了，老板都得小心供着呢··' @5 z2 |" M( X3 Z. H4 m8 {3 P
1 h4 v2 `% U ^4 W9 U
重新修改了下原理图和PCB图，准备打样测试下，如 ...

快變成牌位被供起來了，哪天要被裁員都不知道。

{:soso_e110:}

通常老闆不需要人才，只需要廉價勞力！

{:soso_e119:}

作者: matlab5000 时间: 2013-7-1 15:40
路人路过，提个问题。这个原理图里在芯片输出管脚内部开关打开的时候，回流路径是什么样的。不是应该由电感储能供电然后再开关打开的时候提供续流吗，一般会有续流二极管的。这个原理图里面是不是芯片内部解决了啊。还是怎么办的。求解惑。

作者: jielove2003 时间: 2013-7-1 16:05

matlab5000 发表于 2013-7-1 15:40 5 V( i6 u3 Q6 ~
路人路过，提个问题。这个原理图里在芯片输出管脚内部开关打开的时候，回流路径是什么样的。不是应该由电感 ...

这个是同步整流的，在芯片内部用NMOS代替了。

作者: matlab5000 时间: 2013-7-1 16:12

jielove2003 发表于 2013-7-1 16:05
2 l4 c" b% S# P% A0 d) Y: y这个是同步整流的，在芯片内部用NMOS代替了。

这么快啊。呵呵，刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet，要是这样的话就好理解了。楼主自己用了这样的内部有NMOS的，觉得和外面接二极管有什么区别吗

作者: jielove2003 时间: 2013-7-1 19:10

matlab5000 发表于 2013-7-1 16:12 ?) W% U; h& u9 X' Y8 z
这么快啊。呵呵，刚刚发帖就有回复了。原来是这样啊。我没有下载datasheet，要是这样的话就好理解了。楼 ...

没有太大的区别，用同步整流的损耗会比续流二极管低一些。

作者: matlab5000 时间: 2013-7-2 14:50

jielove2003 发表于 2013-7-1 19:10
- s$ v% ?7 h( L5 F: h- m没有太大的区别，用同步整流的损耗会比续流二极管低一些。

好的，多谢了。又学习了一个，同步整流。

作者: zx696696 时间: 2013-7-3 08:53
学习下

作者: skatecom 时间: 2013-7-3 09:22
如果很在意纹波，π型滤波，在IC和电感间，加一个RCD电路，吸收一下尖峰，不过说实话,纹波大是开关电源的一个主要的缺点

作者: part99 时间: 2013-7-29 13:15
第5脚（comp）接个几十pf的电容对地更好些

作者: fffshao 时间: 2013-7-29 16:36
这么大的纹波完全可以接受的，开关电源这个都是存在的，如果在意文波的话那就在加一级线性电源可能会比较好点

作者: bingshuihuo 时间: 2014-5-28 11:03
又学习了一个，同步整流

作者: 北漂的木木 时间: 2014-5-30 15:59
建议楼主将C60换成两个陶瓷22uF电容并联，不建议用电解。
可以在不改布局情况下，将电容换了试试。
另外，纹波测量，跟测量方法有很大关系，尤其是地参考点的选择。
（这个啰嗦下，前阵子，做的一个DCDC，芯片是踢哀的TPS54527，输出用的钽电容；测量纹波用的是就近找地参考，示波器的夹子夹到钽电容的负，示波器探针测电容的正，结果纹波80mV+；将钽电容换成陶瓷，测量方法同样，纹波60mV+……没达到手册的指标。。。。后来，改了测试方法，用示波器带的测小信号专用的夹具，纹波一下子到25mV以内了。。。。说明测试方法很重要，测试方法不得当，会走错路的。）

作者: kmarkou 时间: 2014-5-30 21:42
这电路是降压线路，9V转1.2V,如果升压就要加肖特基二极管和电感了。（3V转5V)

作者: fallen 时间: 2014-6-3 17:51
楼主，你重新打样，效果估计也是一样的。
100mV的纹波对于1.2V来说，很大了。不管数字还是模拟的。解决的方法就是C59改成10uF的，如果电流大（纹波电流也大）需要多并联几个降低ESR.

作者: jielove2003 时间: 2014-6-3 18:09

北漂的木木发表于 2014-5-30 15:59
7 E: a# [& v! X7 o3 U建议楼主将C60换成两个陶瓷22uF电容并联，不建议用电解。
7 L; J5 G _* i8 V% y可以在不改布局情况下，将电容换了试试。
" R$ @6 ?3 D- H, z8 W- y另外 ...

感谢您的支持，一年以前的老帖子了，后来将电感换成了22uH的，纹波基本控制在了20mVp-p的样子。

作者: jielove2003 时间: 2014-6-4 17:15

fallen 发表于 2014-6-3 17:51
) h( M& o( r: _" |; t) H# x楼主，你重新打样，效果估计也是一样的。
' \9 J9 t ~. j! {) g% [100mV的纹波对于1.2V来说，很大了。不管数字还是模拟的。解决的 ...

感谢您的支持，一年以前的老帖子了，后来将电感换成了22uH的，纹波基本控制在了20mVp-p的样子。

作者: fallen 时间: 2014-6-4 17:28

jielove2003 发表于 2014-6-4 17:15 U: m+ i+ n* x& R, O% E
感谢您的支持，一年以前的老帖子了，后来将电感换成了22uH的，纹波基本控制在了20mVp-p的样子。

把电感加大，确实是个很方便解决的方法。但是负面的影响是比较多的，体积增大，动态响应差，短路后电感温升很大容易损坏甚至爆炸（这个是极限的状态下）。按照基本公式，取纹波电流为（0.3-0.4）*IOUTMAX，然后根据计算出来的电感，稍微取大点。
你之前的图纸的问题有两个1 电感过小（具体根据公式计算），2是输出没有没有大的陶瓷电容。PCB layout的影响是很微小的。

作者: jielove2003 时间: 2014-6-4 17:44

fallen 发表于 2014-6-4 17:28
) @8 h( X+ ~ c8 ^把电感加大，确实是个很方便解决的方法。但是负面的影响是比较多的，体积增大，动态响应差，短路后电感温 ...

感谢前辈指导···

作者: fallen 时间: 2014-6-4 18:20

jielove2003 发表于 2014-6-4 17:446 c3 R+ r; A/ j) t2 V
感谢前辈指导···

我不是前辈，我只是个小弟

作者: topdreams7 时间: 2014-6-9 17:48
100mv算大的了，我的建议是将100uF电容加大，在100uf和1uf电容之间在添加一个22uf的电容，避免谐振，这样比较好点。

作者: chensuiping 时间: 2014-6-15 10:03
好的，多谢了。

作者: 北漂的木木 时间: 2014-7-8 14:40

超級狗发表于 2013-6-1 10:05' m4 E; a3 h q
100mV 的紋波（Ripple）對數字線路應該沒什麼問題，對模擬線路就看情況了，有的線路很敏感需要更低。但芯片 ...

万能的狗大大，5G和2.4G的WiFi天线，从主控芯片输出端到天线的座子，中间的匹配网络怎么搞啊。。。。

作者: lyoyqs 时间: 2014-7-19 09:16
纹波测试也是很重要的，不要本来很小的纹波，测试方法不准确，所以。。。。

作者: myeda_365 时间: 2014-8-13 15:48
超级狗版主厉害啊，给顶一下

作者: yss6746 时间: 2015-5-28 15:04
新手学习了

作者: ann_wz 时间: 2015-5-28 19:51

超級狗发表于 2013-6-1 19:54
/ o4 }) E0 V. C8 V* X* a兄台也不用客氣啦！以前有人上傳 PCB 圖請求 Review 協助，但因為這工作需要心無旁鶩且較耗費時間，過去 ...

师傅牛逼

作者: ann_wz 时间: 2015-5-28 19:56

超級狗发表于 2013-6-1 10:05
! o2 F2 O% T7 c; e! V100mV 的紋波（Ripple）對數字線路應該沒什麼問題，對模擬線路就看情況了，有的線路很敏感需要更低。但芯片 ...

敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的地会不会彼此相互干扰呢，，我理解降压dcdc电路的输入电容哪随着mos管打开关闭，应该是有较大的脉冲电流电压的，对不，而输出电容哪里应该是相对纹波较小的直流，，，师傅对不对

作者: fallen 时间: 2015-5-28 20:17

ann_wz 发表于 2015-5-28 19:56# R, t7 Z5 ?( c9 q
敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的 ...

你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。
这里主要是考虑两个环路：
1 打开MOS管，CIN-MOSFET-LOUT-COUT-GND-CIN
2 关闭MOS管，LOUT-COUT-GND-DIODES/MOSFET-LOUT
PWM使得MOS的开关和闭合，导致环路缩放，这样会引起辐射，缩放的比例减小可以减小辐射。

作者: ann_wz 时间: 2015-5-28 20:52

fallen 发表于 2015-5-28 20:17
6 q# s* p' J( O4 z3 O& X你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。: W m5 Y0 b- B, O- @ g/ w) `
这里主要是考虑两个环路：
; K. t4 O% h1 {. j8 k2 g7 t% }1 打开 ...

我一直对于回路面积的计算很不解，，有资料说器件放一排，从地平面回流，这样面积最小了，fallen大师，对于回路面积的计算，能不能举个例子说明一下那样布局会回路最小，如果在把开关器件放在同一面（不一定回路最小）与为了回路最小把开关器件放两面，在输入输出，或者sw点处打过孔，这两种选择应该那种更好

作者: fallen 时间: 2015-5-28 23:05
小功率的电源，可以参考图片
另外你说的外挂MOS的没有实际操作过，如果你有，可以上传一下，实际来个操作。

QQ图片20150528230509.png (10.55 KB, 下载次数: 0)

作者: james_zhangwk 时间: 2015-6-5 15:33
这个layout是有点问题的。

作者: weihuaping118 时间: 2015-6-28 11:01

超級狗发表于 2013-6-2 12:05$ p P3 {; z6 }
快變成牌位被供起來了，哪天要被裁員都不知道。
( d2 I6 b/ ?9 e4 H- h K0 K3 R# Q
{:soso_e110:}

狗大：您多慮啦！眾多兩岸以及國際的幫粉絲挺你.

作者: 霹雳风雷 时间: 2015-6-29 10:05
牛掰，学习了

作者: bingshuihuo 时间: 2015-6-29 11:38

james_zhangwk 发表于 2015-6-5 15:33 v3 \- N1 v: Y$ s! i$ L2 w
这个layout是有点问题的。

什么问题啊你直接指出啊

作者: james_zhangwk 时间: 2015-6-29 15:38
我们正常在DC-DC做layout的时候，要讲究开关回路最短，目的就是减小环路的路径。比如CIN和COUT的gnd和芯片的PGND构成的整个回路们必须要做到最短路劲，并且FB的走线需要避开这个开关回路，否则很容易受到干扰，我们再做DC-DC demo board时就特别注意这样的处理，这个芯片还分AGND，那么这个回路就尽量在PGND的管教地方做到工地。0欧姆和磁珠都是可以的。上面这些说起来很容易，要很好的研究demo board的设计，这方面都是考虑很久之后才去这样走线的。

作者: sushouchai@sina 时间: 2015-6-30 09:16
学习了

作者: kevin2512 时间: 2015-6-30 12:15
这个。。。要考虑的因素这么多？

作者: zhanglin880126 时间: 2015-7-7 11:54
学习了，同步整流

作者: 蚂蚁乱舞 时间: 2016-1-22 17:56
斧正用在这里不合适

作者: 蚂蚁乱舞 时间: 2016-1-22 18:01

jielove2003 发表于 2014-6-3 18:09
! ~4 U$ _ Y1 y( g/ M感谢您的支持，一年以前的老帖子了，后来将电感换成了22uH的，纹波基本控制在了20mVp-p的样子。

电感值大，是可以降低纹波，不过动态响应不好

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)