EDA365电子工程师网
标题: PCB设计问题集（lesson 1） [打印本页]
作者: wlkl 时间: 2008-8-5 16:53
标题: PCB设计问题集（lesson 1）
非常详细、实用的问题集，给各位需要的同学
. ? Q- P) K7 ]8 y- c" w* @2 r
+ `3 E% a' y* i6 N! W* r# ^% A s' N6 R) @6 K
" w8 c4 b6 l* o) y. H5 b4 h% {3 i( B( Z1 B/ O: ]2 \4 }
/ j7 b, \* s9 b4 V/ R6 u6 E; W
+ Z/ B! l% U7 V/ D6 S& P! q1 ~, o
' C5 S( x' f. G* a8 O" R% r9 Y$ w5 m, j问：
8 u8 z9 J8 O1 r4 P3 E$ I* X7 i感谢贵公司多媒体教程给我带来的帮助！$ d, X3 j |1 g+ X" k
我想请教您一个问题：; n8 C. T7 G1 a2 o( e7 ~* F( A4 R
在设计准备中设置VIA、层、布线规则一节的多媒体中，1 c: I; m* j- M! t9 c. O
1.为什么有边界线还要对内层的外形线进行设置？
- E& M1 o0 c6 w. q' m" y2.Layer_25是什么？为什么此外形线设为Layer_25？1 ?1 {4 U) A) E' b v" o% r
3.我在其它地方看到“在做元件的时候焊盘定义里就要加上第25层”，
8 D f4 Z( X: S但在贵公司教程中做QFP-44P这个示例时并没有加，这是为什么，加与不加有什么区别？5 V X: ^" P4 |2 b
请指教，谢谢！) J) Y$ M$ Y/ I! {7 Z8 o9 O! B
答：# e% [, d! Y0 |; y& [3 X& J ^! J; X
有关您的问题回答如下：
- k1 K( P0 t- z, T6 C- e在我们的多媒体教程1，2部中介绍了PowerPCB的层使用，以及我们推荐的层使用惯例。因为您没有资料，所以简单介绍一下：
# J+ K, j5 W) v3 yLayer_25层是内层负片设计时使用，用来做安全焊盘，注意只有DIP元件才需要，QFP等SMD表面帖装元件是不需要的。安全焊盘一般应该设置得比表面的连接盘大，如果您对负片设计不是很清楚，请阅读相关资料。: ^5 k% H% P( `6 e% t% h4 P7 i7 O
为什么有边界线还要对内层的外形线进行设置？3 j6 h( Z4 D( O0 ^2 Y, b( `) V" `
这同样是对负片设计时的一种手段，加宽负片的外形边界线的作用，相当于正片设计时对外形边缘区设置布线禁止区域。
. Q( ?" Z/ D+ q& W. G( i- j
$ |6 S$ e0 o6 W# X W. g* l; V" t3 O* N! ]
问： 3 g! b; U p# ]5 K- {
您好！
3 h; T+ L1 Z4 \本人已做了Library:FTL.PT4文件和Netlist:training.asc文件但发现与你们的教程中不同和错误不能输入,请你能否将你们的教程中的Library:FTLPT4文件和Netlist:training.asc发给我做参考学习.谢谢!! ( V" ?, w; q2 A8 ]/ x# v
答：* X5 R# `+ Y, U* ]% {" g
感谢您的来信，有关您的问题希望您能够找到错误原因，如属于什么类型的错误等，才能真正有所提高。
4 E! e3 E# j% k, x. q& L按照您的要求我们将Traing.PCB送给您,您可以将所有元件存储到自己的库中,方法在教程中有介绍。' R' ]! u) q/ h
简要说明如下:选中所有元件/在右键菜单中选择SAVE TO LIBRARY/然后选择一个库就可以了。' e! }3 R. x5 Z9 g. B$ J9 j/ ^
有关NETLIST,您可以使用我们的数据与您自己的NETLIST相比较.使用NETLISTCompare命令,还可以输出一Netlist,使用Report功能。请尝试上述方法，如果仍然有问题欢迎来信提问。
6 Q6 N2 k% k0 O8 Y. H注：上述所有操作在各相关教程中都有介绍，相信在阅读后续课程时您自己就可以找到答案了。 v2 H2 I; ]! x# J& k% t' K |
( L; s/ n0 L$ ?0 J- p0 v$ L: q
问： . c! v: l9 R/ X3 c; L! S
请教怎样用你上次发给我的training.jop文件,输出Netlist training.asc文件.怎么在教程里看不到。: t) V, ^2 Y/ r6 X- [0 j) J
答：. G' [ G4 W4 j
通过FILE/REPORT中/进行ASC OUT,在新出现的对话框中,选择POWERPCB NETLIST.就可以输出。同时注意POWERPCB 的NETLIST格式如果要想读入到您的设计中需要在最前面增加一行关键字,在第2部教程有介绍.。0 W* a: _' O( F8 a( w( c" [
6 O9 \: K3 t7 l. a
问：
8 n7 k4 a6 q# t6 z+ R' b您好！6 H4 [- d. d F+ {) Y" g2 I6 `! M# k
我已看完你们的第一部(元件设计标准/操作规程),觉的很好.在这里有一个问题:在制作元件时,测量元件间距为什么只能准确到小数点后1位(如:2.5)而不能到小数点后2位(如:2.54)请问这在那里设置。; X5 G3 ?# i4 m
答：( L" T. H1 D. f9 s' O. T
A：请进入SETUP/Preference/Auto Dimensioning，然后从General Settings 窗口选择 Text在新打开的对话框中将Precision的Linear一栏增加到2位或者是3位，这是小数点后的位数。请试试看，如有问题欢迎随时来信。
6 k& t8 b2 I0 L3 v, q% X+ ?. ^, A$ w9 J6 q* s- ^
, P2 I1 ]5 e9 R7 T" R( e
问：
$ b& W) |' `% j( B1 U在powerpcb中怎么样直接放置(不用在EDITOR DECAL中做成元件)一个2*3的焊盘,内径1.5外径3的过孔。是不是都要在EDITOR DECAL中做成元件后再调入。
( q+ N* b+ W, A+ g* i答：0 \" ~; V2 U i- X, N
只要有孔必须用元件，而且这是保证不出错误的最安全的方法。% n# M' @* ?( B1 G
* ]: x; q/ M. K
" s7 r5 W: s! _, k3 O# X. R问：
# w: R9 u$ J" W+ W8 C在powerpcb中画线是不是一定要有网络(鼠线连接)才能进行布线,没有鼠线连接可以直接画线吗?
) Y4 D( Q1 t: n# K* n E5 [3 W答：
+ \9 p e4 J/ b! r- B. J- b在PowerPCB中只要有电气连接肯定会有NET网络(鼠线连接)，但是在ECO下面可以不加NET网络直接追Route。
3 V* ^0 {2 S9 ?只适合简单的设计。在教程中有介绍。; c/ R* C7 `3 J, E: s) e7 l _1 O
2 k+ ~9 F6 @0 o
: b% Z0 ^$ Q# @ E8 e5 h/ J5 I/ p, T5 P4 s( V: Y1 V5 f( \3 g* K5 J
问：
5 T5 b' D. t5 x# y有时要画一条0.5的线,而在Rules/../recommended中设置是0.2,为什么在画线输入W0.5后,这一段是0.5而下一段又变成0.2是不是powerpcb中画线就是这样。+ `1 _" M h0 W+ Y: q
答： G1 D5 u' c# m" F& g
这是因为Rules/../recommended中设置优先，所以请更改设置，会比较方便。7 _5 Z$ k3 L. |% z- B
! ]7 v, B {: S4 }* J2 g7 F
7 n. |1 ]7 a7 F1 {$ H- ~- {2 S6 W2 c+ I. |: F7 _) F1 u% s" S) ^9 T. K
问：# F1 {1 q5 R: G6 {! o5 p
我已经能够创建复杂的plane area, 但是，尽管我在该Plane area中放置VIA，热焊盘自动出现，但鼠线却不消失，同样的PCB图中，GND层的热焊盘却不出现鼠线，为什么？5 o q% a! [ \# E! i) a
答： 5 O" _8 f) X# V! w5 _. D+ y! f
鼠线是否显示一般与VIEW/NETS中的设置有关,请看多媒体教程第3部中有介绍,再说,显示鼠线并不一定表示没有连接,只要VERIFY DESIGN中的内层与连接检查无错就可以完全放心。6 X; a6 f+ g* @ q
' i+ l! b6 [0 p q u
" ^% s+ t' Y2 [* b7 C问： ( _8 P w- Z' N' }& T
我希望在VCC层(Splix/Mixe)整个布+12V的Plane area,然后在其中一小块布+12S的Plane area如何操作。
$ `- s; S. _$ O$ Z% r& T答：
s* v' l6 z7 a$ \$ z: c8 R一般可以通过下面两个途径实现：3 z7 D) o4 l' c% W3 C
正片使用COPPER POUR 功能,此时VCC层设置为普通的ROUTING 层即可。然后用COPPER POUR画，注意FLOOD设置。或者Splix/Mixe，注意LAYER 设置，是否将两个信号都ASSIGN了？另外外形是用AUTO PLANE SEPARATE 画的吗？
X! U- p' X& q5 `( Q1 s
, ]+ @0 J @+ @7 J8 E% `3 O& ]4 ^* f$ z/ a/ ?8 q( w. a6 s8 U
问： \5 P9 B4 i8 o6 P
PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时， 情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误?
$ G5 N& G1 Z8 @: r$ u5 J8 Y答：
& H( u% ]) ?: h; v' E& K可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。
& H7 h) Y7 a6 E; U/ I: @
问： 7 G& b7 `! d7 g: [- L( N
PowerPCB提供了一些常用器件的封装，问题是：) \ Y3 g+ ~5 d$ h l( u! k1 ?5 t/ p
1. 我不知道封装的名字和实际器件的对应关系
1 f3 M p, q/ ]" V. k2. 似乎PowerPCB的名字和国际通用的元器件的封装名字不是一致的，PowerPCB用了一些简写，如何对应起来？
: a1 ^) `, u) ~& N( t3. 一种封装对应好几种，如何选择？例如：SSOP8就有3 k6 }1 k" K. K, _3 M: P" K% `
SO8-opt+ a4 \" `9 b: p1 H( O
SO8M1$ j' w! d+ g7 v3 O6 U2 O
SO8M2
% m4 x! N* P( b; i& }) Y. Q9 ? SO8NB
* W2 M7 B* [" T( { SO8NBWS
- s& a4 [. B( M0 v; k) N7 s1 ? ]( Z SO8WB) H7 M. O( e; u9 ^4 }2 A7 K9 |; x
...
2 @% L1 h; g6 O( r2 q% ]: V1 ~* g答： Y+ l- ]3 b/ L' r8 X
再次重申,最好不要使用厂商的库,应尽量自己建库.原因有多种,可以避免出错,虽然要多化些时间.: |8 g3 q0 a, b* f; q) Q3 V
各家起名都有自己的规则,该例是根据具体的封装命名的一般人不容易记住,而且是用英制,不太适合我们使用.
( F! a9 N; O9 j% \/ v% d建议您根据元件资料,自己建立一个命名规则,慢慢建立自己的库.
. R5 G6 @- ]/ IType 名用元件的封装名,Decal用自己的命名规则起名等.
作者: wlkl 时间: 2008-8-5 16:55
坐一下SF
| 欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) |
Powered by Discuz! X3.2 |