EDA365电子工程师网

标题: DDR3常用的电平标准是什么 [打印本页]
作者: zlpkcnm    时间: 2013-5-18 13:36
标题: DDR3常用的电平标准是什么
DDR3常用的电平标准是什么？LVTTL?PECL?还是说别的电平标准
作者: 超級狗    时间: 2013-5-20 09:38
本帖最后由 超級狗 于 2013-5-20 09:49 编辑
, I4 e5 B# G0 C' Y* a" n( T
( j4 _+ }1 N, o多謝提問這個問題，以前也不太會去注意它！
/ n1 V& e0 q7 \% Q, v0 Z. ^9 y' Q! x- s0 a8 Z4 U3 j3 U7 u
{:soso_e113:}. s% B$ o" ?$ c% H' Z+ r
& @" s9 Z# Z: K5 U8 k" N8 Q

Altera Stratix FPGA Supported Logic Interfce (1).jpg (155.06 KB, 下载次数: 10)

Altera Stratix FPGA Supported Logic Interfce (1).jpg

Altera Stratix FPGA Supported Logic Interfce (2).jpg (137.97 KB, 下载次数: 14)

Altera Stratix FPGA Supported Logic Interfce (2).jpg
作者: 超級狗    时间: 2013-5-20 09:43
一般 DDR3 的芯片資料還會提到一根特別的管腳，RESET 是遵循 LVCOMS。7 i1 T& N) [2 I$ f1 `9 b' A
4 K) A, E' j/ Z$ o1 d( d& \4 O/ ]* o
{:soso_e158:}
作者: zlpkcnm    时间: 2013-5-20 09:56
超級狗 发表于 2013-5-20 09:43
' I0 f" o7 Q, q$ I* Q1 m/ \* {一般 DDR3 的芯片資料還會提到一根特別的管腳，RESET 是遵循 LVCOMS。

( s7 [. l5 V7 R! t感谢 SUPER_GO 版主的回答
- }" Z% t6 K: v' m5 U! J8 O7 o5 o1 m) i9 u
今天我仔细看了下 intel CPU 的DDR3接口  确认为 CMOS（即斑竹所说的LVCMOS） 电平接口。DDR3使用1.5V电平比DDR2（1.8V） 和DDR1(好像是2.5V)电平要低。
作者: 超級狗    时间: 2013-5-20 14:34
本帖最后由 超級狗 于 2013-5-20 14:35 编辑
7 P. l" S- s* G6 e0 g8 X1 j# ?0 ~7 D. G5 R5 ?
Digital I/O Interface
9 X  B; w8 R) M- R8 e- E; D# ]6 S2 v+ K( W/ _8 G. H6 N5 @
書到用時方恨少；書到讀時方恨多！
7 x, X7 B! J- w2 z, y# v2 T4 N( y% h8 d6 ]4 i" V# d) r
{:soso_e109:}

Topic 7 - Practical Design & IO.pdf

1.53 MB, 下载次数: 558, 下载积分: 威望 -5

作者: henrykaka00    时间: 2013-5-28 16:37
顶一个,超级狗果然强人啊!
作者: 金志峰    时间: 2013-7-23 17:56
超级狗的资料检索能力还不错哦
作者: 306533244    时间: 2013-7-24 10:49
超级狗很牛X
作者: liaotingkang    时间: 2013-7-28 15:31
查尔斯 赖  
作者: beihaifuyao    时间: 2013-7-29 10:07
书到用时方恨少！
作者: nigx    时间: 2013-7-29 10:49
DDR3的RESET也应该是LVCMOS15
作者: 骑驴找宝马    时间: 2013-8-29 09:58
超级狗是大牛啊，谢谢分享！



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2