EDA365电子工程师网

标题: Anti Etch 下对VCC层进行分割，在进行Edit/split plane /creat时为什么会报错 [打印本页]

作者: 要有决心 时间: 2013-5-9 14:50
标题: Anti Etch 下对VCC层进行分割，在进行Edit/split plane /creat时为什么会报错
Anti Etch 下对VCC层进行分割，在进行Edit/split plane /creat时为什么会报错？就是说给分割的铜皮分配网络是为什么不能分配？请高手帮忙分析，VCC层分割图如下。

2分割.png (9.98 KB, 下载次数: 0)

作者: 123123 时间: 2013-5-9 14:52
是不是没做 rout KEEPin

作者: 要有决心 时间: 2013-5-9 14:59

123123 发表于 2013-5-9 14:52
4 Y, z+ J/ m( l) M" b# Q是不是没做 rout KEEPin

分割是否必须要做ROUTE keepin?

作者: 123123 时间: 2013-5-9 15:08

要有决心发表于 2013-5-9 14:59
" m$ V& c; f0 i% _分割是否必须要做ROUTE keepin?

自动铺铜，没有routekeepin。
系统怎么知道铺在那啊？这个是取范围的。

作者: 要有决心 时间: 2013-5-9 15:10

123123 发表于 2013-5-9 15:08
~( q$ B1 y# x自动铺铜，没有routekeepin。 g' Y' m$ N; c' K( T- O [
系统怎么知道铺在那啊？这个是取范围的。

有route keepin 的，下面是我分配到最后一个网络时出现的报错图

3分割报错.png (53.54 KB, 下载次数: 0)

作者: 123123 时间: 2013-5-9 15:17
看不出问题，
DB check 一下试试吧

作者: 要有决心 时间: 2013-5-9 15:42

123123 发表于 2013-5-9 15:17 " [' I; y/ a8 A/ @9 n
看不出问题，- ~- F" a: m1 G. x
DB check 一下试试吧

DB了下还是不行是软件问题还是我的分割有问题？

作者: 123123 时间: 2013-5-9 15:54
技穷了

作者: 要有决心 时间: 2013-5-9 15:55

123123 发表于 2013-5-9 15:54
4 A/ x2 k' k0 m1 d: A技穷了

{:soso_e127:}

作者: 123123 时间: 2013-5-9 16:10

要有决心发表于 2013-5-9 15:55

如果可以的话，你把PCB发给我。
我试一下。

作者: promissingwh 时间: 2013-9-4 09:40
您好，我遇到跟您一样的问题，解决了吗？

作者: gl2050 时间: 2013-9-4 10:40
建议重新画Anti Etch

作者: owen5953 时间: 2014-1-21 12:09
anti etch Line有没有画出板框

作者: 這侽孓譙悴丶 时间: 2014-1-23 14:15
也有可能是文件数据库出问题了，特别是铺了动态铜的大板子，数据库容易出问题，没事多DB check 一下。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)