EDA365电子工程师网

标题: ALLEGRO16.3导入网表还没布线就有一部分网络已经布好了是什么原因？ [打印本页]
作者: suzhiyuan0418    时间: 2013-5-7 23:34
标题: ALLEGRO16.3导入网表还没布线就有一部分网络已经布好了是什么原因？
ALLEGRO16.3导入网表还没布线就有一部分网络已经布好了是什么原因？请看图片. v2 J# x% v$ X& n/ Z! t) Z
' ]4 p% u! a  S0 l# B9 p8 [: |
Unrouted nets显示为：731/801  91.3%4 {/ g$ s3 f: R3 D1 ~- P9 [
3 Q' N( c6 f( t
unrouted connection显示为：1773/1773  100%
2 ?$ H+ ]+ e. Q. S) D1 Y5 j- U0 f; n* H6 }" f  z
请问这到底是什么原因啊
* E1 k' c4 z) A4 {2 e4 [1 ]/ S0 ~？？？
作者: shenjing845250    时间: 2013-5-8 09:13
是因为你的BGA或者其它的IC有些管脚是没有用到的，但是硬件工程师又给了net名，导致是单点连接。所以会出现这问题
作者: suzhiyuan0418    时间: 2013-5-16 11:04
shenjing845250 发表于 2013-5-8 09:13 5 s9 j8 ?' g) Y9 z; n
是因为你的BGA或者其它的IC有些管脚是没有用到的，但是硬件工程师又给了net名，导致是单点连接。所以会出现 ...
. O/ x4 i9 v6 {  X* z/ ]- n
谢谢，已解决了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2