EDA365电子工程师网

标题: 如此诡异的DRC错误，求大神指教 [打印本页]
作者: when90    时间: 2013-4-27 20:24
标题: 如此诡异的DRC错误，求大神指教
如图，左边的一对电阻完全正常，而右边的一对电阻却出现DRC错误，显示的错误是：（c and c ）package to package spacing；而左边的电阻对与右边的电阻对是封装完全相同的，同为0603，（这是什么情况，下层没有任何的走线）：我查看了DRC错误，如图，求大神。。。。

QQ截图20130427201951.png (22.72 KB, 下载次数: 4)

QQ截图20130427201951.png

QQ截图20130427202528.png (18.12 KB, 下载次数: 0)

QQ截图20130427202528.png
作者: when90    时间: 2013-4-27 20:26
不好意思 各位，我发完图片后突然明白了，真是浪费时间啊
作者: eastsunman    时间: 2013-4-27 20:45
那就说说是什么原因呀，
作者: 香雪海    时间: 2013-4-29 16:32
eastsunman 发表于 2013-4-27 20:45 ' f( p0 ^+ h# h9 w* @
那就说说是什么原因呀，
& P6 e5 }4 _- G
两个器件靠的太近了
作者: Aubrey    时间: 2013-4-29 20:04
好像不是很近  可以不管
作者: Sodonn    时间: 2013-4-30 09:34
做的封装靠的太近，一般封装没问题，可忽约。
$ ?9 ?9 E! c1 J4 w
作者: zhjim    时间: 2013-4-30 19:59
香雪海 发表于 2013-4-29 16:32 3 x& h- g+ O* O
两个器件靠的太近了
' l, s& U3 H7 Y
看起来左边一组和右边一组的样子、距离是一样的。右边距离近的话，那应该左边一组也会有DRC。还请LZ再解释下具体原因啊。多谢啦！
作者: zhjim    时间: 2013-4-30 20:00
请LZ再解释下具体原因啊。我还是有点不太明白。多谢啦！
作者: 123123    时间: 2013-5-2 11:30
Place bound 叠到一起了。
作者: jch120610661    时间: 2013-5-2 19:17
assembly框叠一起了吧
作者: when90    时间: 2013-5-3 12:02
zhjim 发表于 2013-4-30 19:59 7 b6 D$ i5 @& ~8 V! W
看起来左边一组和右边一组的样子、距离是一样的。右边距离近的话，那应该左边一组也会有DRC。还请LZ再解释 ...
6 n% p; M' v3 m6 L* Z9 p
上面也说了，是两个器件的place_bound_top靠近了，不是那两个电容，而是电容右边的u7，一个max2，不好意思了，各位
' Z! V" }1 Y# V, `4 e



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2