EDA365电子工程师网

标题: cadence 做类似cpu 的封装 [打印本页]

---

作者: thinkzero    时间: 2013-4-16 23:10
标题: cadence 做类似cpu 的封装
新手求教：
  Q0 z6 Q$ H, |, j6 P   器件使用了一个CPU的插座，中间有很大空间可以安装小的电容等，但是做封装时，不知怎样做出中间带孔的place bound ?

未命名.jpg (120.41 KB, 下载次数: 0)

下载附件  保存到相册

2013-4-16 23:08 上传

封装示例图

---

作者: rx_78gp02a    时间: 2013-4-16 23:21
使用void挖空

---

作者: thinkzero    时间: 2013-4-16 23:41

rx_78gp02a 发表于 2013-4-16 23:21
使用void挖空

我用void 挖空试了，好像只能挖空ETCH ,我需要挖空的是package geometry 类下的 place bound ，
4 n2 s" H1 l; p, H9 y7 B是不是我操作不当？谢谢

---

作者: rx_78gp02a    时间: 2013-4-17 08:25

thinkzero 发表于 2013-4-16 23:41
; r8 ~, m" \+ v6 \9 o我用void 挖空试了，好像只能挖空ETCH ,我需要挖空的是package geometry 类下的 place bound ，
- m7 z5 \6 n$ c! d% b是不是我 ...

那你就留一个小缺口，如下图所示！

QQ截图20130417082747.png (9 KB, 下载次数: 0)

下载附件  保存到相册

2013-4-17 08:25 上传

---

作者: Sharonbaiyun    时间: 2013-4-17 08:27
不知道你的问题解决没有呢，还可以试试挖空ETCH ,然后change etch 到 package geometry 类下的 place bound，可试试。

---

作者: JIMDENG    时间: 2013-4-17 08:29
还有这一招，不错！

---

作者: thinkzero    时间: 2013-4-19 21:19

rx_78gp02a 发表于 2013-4-17 08:25
那你就留一个小缺口，如下图所示！

  i  N3 P6 _% u1 q7 ~: W3 X谢谢，这个操作很巧妙啊！{:soso_e113:}

---

作者: zhjim    时间: 2013-4-20 00:07

thinkzero 发表于 2013-4-19 21:19
谢谢，这个操作很巧妙啊！

也许这个就叫死闭合吧

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2