EDA365电子工程师网

标题: 谈一谈我做过的DDR1/2/3的板子的经验 [打印本页]
作者: part99    时间: 2013-3-26 10:35
标题: 谈一谈我做过的DDR1/2/3的板子的经验
我做过的有DDR内存的工业板大大小小有十几块，有自己做layout的，也有别人做layout自己光画图的；有DDR2-400的，也有DDR3-1600的；有一个芯片的，也有4+1（ECC）个芯片的；谈一谈我的一些经验吧。- S7 ~3 L3 H- s, @6 g
1. 关于重要性，我个人认为，电源>时钟>数据线>命令控制线；
" o4 ^" X, n" ~. N2. 电源部分，包括如何让VDDR电源的返回路径最短，VTT如何放置，退耦电容的放置等等；+ d' g5 r) h) f0 H8 L
3. 时钟线的处理，重要的是拓扑结构和终结，另外，保持和时钟线的距离也很重要；
+ Q: z5 }1 b9 `( G+ l' j4. 8位11根数据线一组的等长和线距；
* f  X; i* A: M* I7 d$ q- g2 X5. 控制命令线拓扑结构和VTT终结。
( P! t1 |# |' ^0 @
$ ^* d6 E& q* U有时间再写多一点吧。
作者: yao3758    时间: 2013-3-26 10:50
这类经验确实要多写写啊，能给上些实际操作经验更给力哦
作者: lrd    时间: 2013-3-26 11:48
VREF要重点加粗，数据等长做5MIL，时钟1MIL,其它20MIL
作者: part99    时间: 2013-3-26 14:59
lrd 发表于 2013-3-25 22:48
1 e, `  v  ^9 ]VREF要重点加粗，数据等长做5MIL，时钟1MIL,其它20MIL
; t: u1 {& C! U
Vref其实不耗电，走普通的信号线就可以。数据时钟线等长也没必要那么苛刻，我试过跑ddr1600的时候，特地让一条数据线延长1000mil，结果没问题。但延长到2000mil的时候，数据开始出错。% N- ^/ \- o$ [. C# t6 k# q* N
网上流传的一些秘诀其实是害死人，而且大部分layout工程师也无法接触到ddr的测试，所以容易导致ddr很难布线。
9 ^; o0 n- Y! w后面我会更多地谈一谈布线和测试的结果。
作者: chensi007    时间: 2013-3-26 16:00
强烈关注，希望楼主继续分享
作者: ruqin606    时间: 2013-3-26 17:08
好好学习下
" H+ e5 H4 P# Q; X
作者: pmp_mcu    时间: 2013-3-26 22:52
part99 发表于 2013-3-26 14:59
- g2 j( u; M# D1 M( N+ gVref其实不耗电，走普通的信号线就可以。数据时钟线等长也没必要那么苛刻，我试过跑ddr1600的时候，特地让 ...

8 G1 C1 Z8 M) S) z等长不等长还要看时序的余量。还有时序余量不足，大批量生产会出问题。会挑DDR.
作者: willyeing    时间: 2013-3-27 08:31
part99 发表于 2013-3-26 14:59 * {; E/ [/ c6 P0 z) X- Y
Vref其实不耗电，走普通的信号线就可以。数据时钟线等长也没必要那么苛刻，我试过跑ddr1600的时候，特地让 ...

7 D% a  Q; o/ U( A& c赞同，并我的经验数据线相差半周期的1/10没问题。1/1600=625ps，它的1/10=62.5ps，相当于大约450mil，按照lz的情况那应该时钟和数据选通的抖动比较小的情况。
作者: liangjiatian    时间: 2013-3-27 08:48
你们DDR是如何测试?有什么专业仪器？还是板上跑
作者: rjc    时间: 2013-3-27 09:02
MARK
作者: part99    时间: 2013-3-27 09:25
liangjiatian 发表于 2013-3-26 19:48 ) `* S  }* J) k0 r% A! O* ]
你们DDR是如何测试?有什么专业仪器？还是板上跑
: D' O) J4 y  @0 F7 e3 l4 h
测试用安捷伦的示波器，带抖动分析，眼图，ddr抓图的软件，按照JEDEC的标准来一项一项跑。
作者: liangjiatian    时间: 2013-3-27 11:52
part99 发表于 2013-3-27 09:25 . k) k: F1 I( b4 i
测试用安捷伦的示波器，带抖动分析，眼图，ddr抓图的软件，按照JEDEC的标准来一项一项跑。

$ ?8 G/ D9 I. b2 q1 \& r( O1 Z7 } 但是板上 没测试点 如何测试？
作者: text108    时间: 2013-3-27 12:01
+ ~6 v; D, d* L
MARK
作者: part99    时间: 2013-3-27 18:05
本帖最后由 part99 于 2013-3-30 15:49 编辑 4 f( p6 T/ v7 m) C
liangjiatian 发表于 2013-3-26 22:52 1 N+ A( K9 d  Q+ W% M5 E8 N
但是板上 没测试点 如何测试？
5 S! G( U+ A& _" t  c, E0 E
& ~  R: ?+ L" E6 y* J! y
作者: snrt321    时间: 2013-3-27 23:26
求指导，
, v* Z* P8 n7 O
作者: liangjiatian    时间: 2013-3-28 00:04
part99 发表于 2013-3-27 18:05
( m1 e. b- T! `: o; F% s这种问题好像不是工程师说出来的吧
3 g' |$ z+ E1 @. i1 C+ j
哎 丢人啊！没搞过这块！不太了解啊！请指教{:soso_e181:}
作者: part99    时间: 2013-3-28 08:00
liangjiatian 发表于 2013-3-27 11:04
8 N  u" B2 K  G& U/ J! I哎 丢人啊！没搞过这块！不太了解啊！请指教
  h6 r. H& m4 P6 U; X
不好意思。一般来说，内存或cpu附近会有via，如果没有放测试点，可以就近的via测，测试点要放在接收端，比如，时钟，命令地址线，放在内存一侧，cpu读，数据线的测试点要在cpu一侧，cpu写，数据线放在内存一侧。另外，地要尽可能的短。
作者: part99    时间: 2013-3-28 08:11
VDDR电源层一定要完整地覆盖CPU的内存控制器和内存芯片，同时也要覆盖所有的DDR走线，在电源层的范围内，要禁止走非DDR的其他线。退耦电容如果有条件，应该选0201，最大不要超过0402，对DDR2，一般是每个电源脚的过孔附近放0.1uf，对DDR3，应该以0.1uf和1000pf相互放置，每个管脚一个退耦电容。每个内存附近至少放一个10uf的瓷片电容。1 l5 A" x3 |: G
VTT是最好的终结方式，所以，如果内存控制器带2片以上的内存，最好做VTT终结。VTT的终结应该是做一个VTT岛，所有的终结排阻和电容都搭上这个“岛”，另外，VTT的LDO也要搭上这个岛。
% `. v# W# _# n4 A4 Y7 H5 o3 v- y电源部分做好了，其他就好办了。
作者: zhangtao2    时间: 2013-3-28 09:07
其实不管是8位还是16位的，DDR的资料介绍里面都是很详细的，一般PCB工程师根本就没有过多的去好好理解资料，而是过多的去找一些别人的经验，然后就盲目的去走线了，当然有别人的经验是好事，不过最好还是能够真正的理解器件本身的资料重要的，做过DDR2，DD3板子的，不论你走线的拓扑，线距，等长，时钟电源这些事如何处理的，后期调试最好能跟着硬件去测试下自己画得板子，看看到底实际跑起来是怎么样的？频率越高的板子必须要做仿真和测试。
作者: part99    时间: 2013-3-28 10:42
zhangtao2 发表于 2013-3-27 20:07
3 M4 P, y% @$ |5 h( _9 }6 B; k其实不管是8位还是16位的，DDR的资料介绍里面都是很详细的，一般PCB工程师根本就没有过多的去好好理解资料， ...

# }& b: _5 w: Y* |说的太有理了
作者: ∵蓝星风痕∴    时间: 2013-3-28 11:07
有时候几个人一个小圈子讨论某个规则，可能越聊越严重，话是越传越离谱，最常见的就是做等长那个，其实真的没那个必要，搞到20mil以内甚至更小误差。其实vref加粗也是一个各种传说后产生的误区，可能odt和vtt要粗吧？DDR3比2功耗要小些，线其实也不用比以前粗吧
作者: liaocong    时间: 2013-3-28 13:03
强烈关注，希望楼主继续分享
作者: liangjiatian    时间: 2013-3-28 14:16
part99 发表于 2013-3-28 08:11
' i1 R( n' `4 H8 ^- F8 mVDDR电源层一定要完整地覆盖CPU的内存控制器和内存芯片，同时也要覆盖所有的DDR走线，在电源层的范围内，要 ...

9 G/ K6 Y2 u% K谢谢 慢慢看
作者: 筱筱    时间: 2013-3-28 21:00
强烈关注，希望楼主继续分享
作者: part99    时间: 2013-3-29 10:11
∵蓝星风痕∴ 发表于 2013-3-27 22:07
1 p; E5 f) c0 r( P& h有时候几个人一个小圈子讨论某个规则，可能越聊越严重，话是越传越离谱，最常见的就是做等长那个，其实真的 ...
* `; E6 M# T# j* k# B: b0 z" J1 R
的确是这样，见过一些做等长的，不但所有数据线等长，而且地址，时钟，数据都等长，其实这样做，更容易忽略了线距，反而增加了串扰。关于等长，我以后会详细讲到。
, M6 c0 d: s0 w! s: H3 XODT和普通地址控制线一样，不用加粗，而要控制阻抗。VTT只走表面。
作者: wpc4208211    时间: 2013-3-29 10:26
part99 发表于 2013-3-29 10:11
. B& o& e# N! ~" F- l0 q  _1 m的确是这样，见过一些做等长的，不但所有数据线等长，而且地址，时钟，数据都等长，其实这样做，更容易忽 ...

% Z  Z5 D6 H0 P* H% W8 d呵呵，确实如此，聊多的可能会乱传，毕竟不同的IC时序余量都不同，不过我还是认为有些说法没有错，只是认知不同。& c9 P( H! e9 i5 j) m
你数据全部等长，时钟，地址，控制都等长，这样的话，物料选择上有更加大的方便，毕竟这样的走线可以选择不同的IC嘛，我是这样认为的，你线走的好。选择就会更加多。
作者: mankou001    时间: 2013-3-29 13:25
快点写呀楼主，很想听听
作者: jimmy    时间: 2013-3-29 14:21
其实我们更加关注的是实测结果。
$ d: g: ]1 r# k, {
, q3 p; s: i! Q- h: ~  [$ W& O  ]仿真也好，绕等长也好，要有实测作为检验真理的手段。
作者: zhangtao2    时间: 2013-3-29 16:54
PART99加我一下啊，给你发消息了
作者: part99    时间: 2013-3-29 23:48
jimmy 发表于 2013-3-29 01:21 + i: n# z3 y  q! o6 w
其实我们更加关注的是实测结果。+ Q4 u3 U5 c, |. Z  I0 b- A8 n, J
9 I& s2 J8 W, x, T3 S
仿真也好，绕等长也好，要有实测作为检验真理的手段。

) d: |' f: Y6 @6 j3 m版主说得好！我会在下面的帖子里给大家看看仿真和真实的信号对比。
作者: wpc4208211    时间: 2013-3-30 09:20
part99 发表于 2013-3-29 23:48
, |! T3 S* M& r) z, J5 J5 p版主说得好！我会在下面的帖子里给大家看看仿真和真实的信号对比。
, J& f' f# o% v1 j$ u0 u
期待，实测图形和你走线的等长效果各种对比{:soso_e179:}
作者: wpc4208211    时间: 2013-3-30 09:25
wpc4208211 发表于 2013-3-29 10:26 * q) P2 z. X0 p2 W
呵呵，确实如此，聊多的可能会乱传，毕竟不同的IC时序余量都不同，不过我还是认为有些说法没有错，只是认 ...

9 I' M1 Z% E( [4 r* t& h对于我的观点，你只说了工作流程，那么我还是不明白，你说的意思，能仔细解释一下吗？为什么不能同时多选。
- s4 _$ h! w. J5 z! o% r毕竟对于公司来说，有更加多的替代物料当然是更加好的。
作者: part99    时间: 2013-3-31 04:48
wpc4208211 发表于 2013-3-29 20:25 $ q) s% Q. B8 @; k' _/ i/ N
对于我的观点，你只说了工作流程，那么我还是不明白，你说的意思，能仔细解释一下吗？为什么不能同时多选 ...

0 ?6 G) M+ N* Y; e% D1. 能同时多选;$ N# j4 }1 t! z0 ^6 i) ~2 n
2. 有更加多的更好;
6 W9 Q2 F7 K' R! k9 e* n# m3. 替代物料和全部等长设计无关。
作者: wpc4208211    时间: 2013-3-31 10:03
part99 发表于 2013-3-31 04:48
- I9 S& s/ Y! h6 m1. 能同时多选;" P: D# J/ N+ W2 N$ G- T# P1 P
2. 有更加多的更好;! T+ i3 E/ N/ h6 o# q4 Q: v4 O
3. 替代物料和全部等长设计无关。
5 g% w9 ~, q8 T' \' m$ j9 _
这样啊，希望你可以解释一下多选物料的条件和什么有关呢？时序？能专门介绍一下吗？
作者: paul10287    时间: 2013-4-5 13:37
期待楼主更多发表。。。。。
作者: 毒女    时间: 2013-4-5 13:52
Vref参考电源其实不耗电有时间就修改乘焊盘的宽度就好。没有时间跟揍信号线差不多。耗电的还是ddr本身的电源
作者: elcoteqcaoming    时间: 2013-4-6 11:54
像楼主学习，期待更精彩的内容，
作者: 297469214    时间: 2013-4-6 13:09
关注中' ~) q( z8 @$ v9 t) z' r
作者: Junhao    时间: 2013-4-6 15:14
学习了， 感谢分享!
作者: lililu    时间: 2013-4-10 18:15
我也期待版主更多的经验分享
作者: ljm_bj    时间: 2013-6-21 17:31
同意楼主，好多是为了等长而等长，数据地址绕了很长，布线花费很长时间，但实际使用中还是存在问题；问题往往是通过软件调整参数解决。请楼主继续讲解，看看实测波形和理论计算到底有多大差距
作者: jibuzhuw2012    时间: 2013-6-21 18:07
很是期待楼主的图呢
作者: i265    时间: 2013-6-21 23:29
  强烈支持   
作者: lb0577    时间: 2013-6-22 10:01
坐等
作者: lb0577    时间: 2013-6-22 10:03
pcb要懂硬件。要能够看时序图。理解传输线、匹配等概念
作者: liangjiatian    时间: 2013-6-22 10:14
这个帖子非常好  强烈关注  楼主 我们在等你结果 经验
作者: willyeing    时间: 2013-7-2 17:31
part99这个牛贴咋不继续了，等待中。
作者: yuyengqing    时间: 2013-7-3 17:43
来顶起
作者: 2424    时间: 2013-7-3 18:36
多谢各位分享
作者: xiaoyangren    时间: 2013-7-4 08:45
学习了，期待中。
作者: wpc4208211    时间: 2013-7-4 09:01
别挖坟了！LZ已经失踪。鉴定完毕。
作者: semisky100    时间: 2013-7-4 11:36
求指导
作者: seanjiang8079    时间: 2013-7-4 12:53
是的，有道理，走线其实也要看实际空间，板材等各方面，当然设计要求严格点也未尝不是好事
作者: part99    时间: 2013-7-23 12:02
wpc4208211 发表于 2013-7-3 20:01
5 J9 ^; r! j6 w8 m' n, V! S- G  d别挖坟了！LZ已经失踪。鉴定完毕。
4 J( ]( a: O, s2 C, L
对不起，我的账号被盗了，不过现在回来了。
: a0 b$ }1 y" f1 @  F我会尽快写完我的一些经验。
作者: wpc4208211    时间: 2013-7-23 12:28
part99 发表于 2013-7-23 12:02 ; ]( K5 y7 @, O* F
对不起，我的账号被盗了，不过现在回来了。- R9 c- U0 `; r; d- m
我会尽快写完我的一些经验。
, l* B& @% [* M1 Y7 w1 u1 j
帐号被盗。。。太惨了 ，同情一下LZ。前些时候板内还有公告的。注意保护账户密码。各位童鞋们。
作者: Sam_sen5    时间: 2013-7-26 18:14
期待LZ的继续分享
作者: part99    时间: 2013-7-29 11:58
我一般在放好IC后，先走控制地址线，因为控制地址线是一拖几的（1,2,4,8+ECC），所以尽可能用最少的叠层做完。一般来说，DDR2要求是T型连接，DDR3是fly-by连接，所以，在两片内存以上，DDR3要比DDR2容易一些。几个要点：
# Q' ]! N8 T9 L* BDDR2要注意选好T型分叉点的位置，DDR3要考虑有可能用一层走完控制地址线，而留多些地方走数据线和时钟。
作者: part99    时间: 2013-7-29 12:01
关于等长，DDR2和DDR3的方法差不多：时钟和控制地址线等长，每组的10-11根数据线等长。差分线严格等长。不过，DDR2的时钟和DQS的长度不可以差太多，（我一般控制在1000mil以内）
作者: daicy    时间: 2013-8-1 13:56
，part99加油，加些测试相关的，和实际的例子分享
作者: 神话20121111    时间: 2013-8-2 09:13
不错，值得学习
作者: 小小的奢求    时间: 2013-8-2 11:08
值得学习   强烈关注
作者: jerrylwb2011    时间: 2013-8-2 11:38
楼主的讲解很有道理，坐等仿真和实测结果
作者: DIY民工    时间: 2013-8-2 15:59
继续关注。。
作者: 没有明天的日子    时间: 2013-8-2 16:37
等更新{:soso_e203:}{:soso_e204:}
作者: lgswp    时间: 2013-8-2 16:54
呵呵，很好很好。
作者: paul10287    时间: 2013-8-2 17:42
请教楼主：FLY-BY怎么理解？怎样的形式才是FLY-BY？楼主可否画图示意一下？谢谢！
作者: h572    时间: 2013-8-5 14:49
我觉得先要了解DDR的引脚功能，才能去更好的布线，有些根本不需等长!
作者: semisky100    时间: 2013-8-5 15:47
小手一抖,经验到手
作者: happybo2011    时间: 2013-8-10 12:00
强大，学习了
作者: meng110928    时间: 2013-8-11 02:59
part99 发表于 2013-3-26 14:59
( L- f1 ~. |- k; t5 ]* FVref其实不耗电，走普通的信号线就可以。数据时钟线等长也没必要那么苛刻，我试过跑ddr1600的时候，特地让 ...
5 N' i, l/ Y. l/ r" W
支持，尽早发。{:soso_e113:}
作者: kent.xiong    时间: 2013-8-12 12:48
小手一抖,经验到手
作者: jibuzhuw2012    时间: 2013-8-12 18:23
坐等更新呀，楼主多来传授广大童鞋们一点经验，造福大众呀。
作者: meng110928    时间: 2013-8-12 19:50
lrd 发表于 2013-3-26 11:48
8 M; N% G- T7 oVREF要重点加粗，数据等长做5MIL，时钟1MIL,其它20MIL

0 T) P5 v4 i- H6 Q太苛刻了吧！！
作者: jiaoweiyong    时间: 2013-8-13 12:48
好，讲的太好了，支持
作者: myq001314    时间: 2013-8-20 13:49
学习的路过。。。。
作者: sunne    时间: 2013-8-23 11:47
不更新了吗？
作者: huahuaishere    时间: 2013-9-1 17:22
期待更新
作者: 一跃的细风    时间: 2013-9-28 14:40
不更新了吗？
作者: xxp021    时间: 2013-9-29 15:41
mark,,,,,,,,,,,,,,,,,,,
作者: 113788067    时间: 2013-10-22 14:58
看完，发现也没啥实际高技术的东西！
作者: 113788067    时间: 2013-10-22 15:02
LZ说DQ DQS这些线不要做等长控制。如果真不需要的话为啥所以芯片厂商都把这一条设为最重要注意的地方？
9 C8 @$ V  a7 Z2 k虽然或许你可以测到SKEW可以到1/10的波长，但是这个是时序的临界了。
% l+ O) T, X/ S- f1 d* U+ j' X这样的话LZ有没有考虑抖动，随机抖动以及周期抖动这些。' m. P! j' B" L2 `, x3 c5 Y0 g; _
因为工程师画出来的板子频率跑不高最主要的问题是抖动过大引起的！
5 a% k. V4 i3 ~3 |' y
0 ~1 d, N9 {8 Y6 _3 @/ W! r" A
作者: 波塞冬    时间: 2013-10-23 17:16
最近也一直在学习DDR3的走线，总觉得似是而非，懵懵懂懂的，不太清楚到底怎么样才合适。望大师们多给点经验
作者: 75484702    时间: 2013-10-24 08:45
113788067 发表于 2013-10-22 15:02! @3 X1 z. ?% q8 N) ]; Z6 J
LZ说DQ DQS这些线不要做等长控制。如果真不需要的话为啥所以芯片厂商都把这一条设为最重要注意的地方？
! T- h, f% B/ c; H1 `6 R: Q虽 ...
& S( D# n. u; e2 R! U) t
jitter 一般都是IC设计引起的，和走线没有关系，走线影响的是skew 就是所谓的时钟偏移  基本上如果jitter出现问题主要是还是设计的问题 和layout没关系
作者: myq001314    时间: 2013-12-31 11:26
期待更新，努力学习。。。。。
作者: duancaimei100    时间: 2013-12-31 13:06
期待更新
作者: rroyye    时间: 2014-1-3 15:28
谢谢分享，期待楼主更多讲解
作者: TANGCHENGRUBY    时间: 2014-1-3 16:09
好东西好东西 我也进去瞧瞧
作者: i265    时间: 2014-1-4 16:35
   
作者: bingshuihuo    时间: 2014-5-13 08:17
不错的经验
作者: duancaimei100    时间: 2014-5-13 13:18
谢谢分享，期待楼主更多讲解
作者: monica9803    时间: 2014-5-14 10:27
小手一抖,经验到手,希望楼主说的更详细些
作者: zzzzcj123    时间: 2014-5-16 11:53
记号下，收藏
作者: luotuoyushe    时间: 2014-5-19 10:14
受教了
作者: Apollo_927    时间: 2014-5-31 15:07
别人做layout自己画图是什么意思？
作者: 电子_蔡鸟    时间: 2014-6-2 22:24
mark   



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2