EDA365电子工程师网

标题: 一般做封装时要做Assembly_top吗？ [打印本页]
作者: caiyongsheng    时间: 2013-3-19 10:59
标题: 一般做封装时要做Assembly_top吗？

& p# C; o. u; m2 O如上图，一般你们做封装时会做Assembly_top吗？
6 q9 q8 l; F$ Q: m5 r3 U还是只做以下两个就OK了？
8 c$ X4 `- D0 K % O5 w$ Y( X) h% U
作者: jackoosam    时间: 2013-3-19 11:39
Assembly_top是实体大小
. s& ^' H" R2 [" n可用来给机构确认或是标示极性脚位用8 q* M. `" n9 w0 G% u8 J
我目前遇见的此层是必要的
作者: caiyongsheng    时间: 2013-3-19 11:58
必要？
作者: caiyongsheng    时间: 2013-3-19 12:27
Assembly_top这个出gerber时貌似用不上啊，还是只是设计时方便做一些标示？
作者: inspiron1501    时间: 2013-3-19 12:32
看公司大小，如果是大公司，有流程，这层必须保留，如果是小公司，有无均可
作者: caiyongsheng    时间: 2013-3-19 13:15
inspiron1501 发表于 2013-3-19 12:32 $ J# T* ~5 R/ @8 H5 T, Z
看公司大小，如果是大公司，有流程，这层必须保留，如果是小公司，有无均可
2 B: [/ B+ B7 s2 ^0 H) d+ {  N
那按正规流程走，这层应该画什么东西？
作者: 幸福万岁    时间: 2013-3-19 13:19
本帖最后由 幸福万岁 于 2013-3-19 13:27 编辑 9 c6 ?' u; _; g+ h

; X: b; y; f, {7 ~装配层    比如有些需要外接器件可以多画个place_bound_top0 Q' L4 r" \9 D* |$ ?
貌似一样
7 m* `/ [, ~5 H( Q* D这一层 我从来不画
作者: lzscan    时间: 2013-3-19 14:29
我一般画原件实际外框
作者: caiyongsheng    时间: 2013-3-19 14:54
我认为必须画的两个.1,place-bound-top
$ l8 x4 r. N5 a8 t                            2,silkscreen-top
- U5 B) Q/ _1 v, M& J这两个画了就OK了，有不同见解的吗？
作者: anjuta    时间: 2013-3-19 22:14
没有必要，但是画上去的话，可以用assembly层出装配文件给装配人员，毕竟有一些板子器件密度太高，用丝印层很难看清楚。
作者: joshcky    时间: 2013-3-20 14:18
有总比不没有好，等你需要用到这层的时侯，再修改就麻烦了。' R3 N) W6 [, l6 T9 }. Y: I

9 F9 X4 H/ c- L+ F# r# T) Z所以尽量都加上，一般是器件形状，方向和其它一些注脚.



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2