EDA365电子工程师网
标题:
cadence的capture的DRC检查不能运行完整。
[打印本页]
作者:
greatsnows
时间:
2013-2-14 14:25
标题:
cadence的capture的DRC检查不能运行完整。
之前运行DRC的时候还看到好多的WARNNING，后来修改了别的东东，再运行DRC，只能输出到：
, A8 m p. k! O: N* v
Date and Time : 02/14/13 14:21:56
% b3 j3 \: b) H* M6 `+ A3 E
; k& G1 n' |2 H# \0 b
--------------------------------------------------
" A2 w/ S8 K; X( ?2 Q
Checking Schematic: SCHEMATIC1
' A. H3 j% ^# S' ~) T5 q* l8 k
--------------------------------------------------
. n+ I/ A9 B+ q% ?- I$ O2 r: K
Checking Electrical Rules
' D, e- ^7 o# h
, W5 k+ m9 X/ r" c% c
Checking For Unconnected Bus Nets
( v* u1 V. T7 F' j+ s
' J; D2 P+ A8 f6 @+ m. J
6 g! N! {# B' u' h7 R+ L' v, D" R3 E
后面就没有了，怎么回事？没有错误了？
作者:
greatsnows
时间:
2013-2-15 16:22
貌似，没有问题检查通过了。呵呵呵
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2