EDA365电子工程师网

标题: CADDENCE中原配原理图工具ConceptHDL使用问题谈 [打印本页]

作者: JIMDENG 时间: 2013-2-2 09:47
标题: CADDENCE中原配原理图工具ConceptHDL使用问题谈
过几天就是中国人的传统节日---春节！在此祝为了生存在外面打工的兄弟姐妹，新春快乐！身体健康！财源广进！阖家幸福！

作者: JIMDENG 时间: 2013-2-2 09:59
本帖最后由 JIMDENG 于 2013-2-2 13:40 编辑

好的工具能为工作带来效益，同时也为工程人员省时省心很多，PCBLAYOUT工程人员，我相信做了好多年的“老手”都会找那把做PCBLAYOUT 的“屠龙刀”。

作者: JIMDENG 时间: 2013-2-2 10:02
接下来请大家看一个原理图做的工程实例

作者: JIMDENG 时间: 2013-2-2 10:07
本帖最后由 JIMDENG 于 2013-2-2 10:26 编辑

请看附图的两个网络名，现在是正确的，明眼人一看就知道是OK，你看到的也是OK就说明你也是工程人员，假如在实际操作时这两个网络名放错位了，没有用眼睛检查到，转网表后就做出来的PCB只能割走线，估计没有别的办法。

网络名放错后的检查.JPG (94.42 KB, 下载次数: 0)

作者: JIMDENG 时间: 2013-2-2 10:17
要谈的问题（请教高手）：在ORCAD16.2或其它版本的软件中，有没有好的办法，通过软件本身设置的功能，检查出手工放网络名时放错位置的情况，（ALLEGRO PCB中可以检查出两个元件放错序号的错误）。

作者: JIMDENG 时间: 2013-2-2 10:22
本帖最后由 JIMDENG 于 2013-2-2 10:46 编辑

CADENCE中的原配夫人，ConceptHDL 原理图检查软件就有这个项目。我可爱的乖乖ORCAD,用了这么多年，舍不得放弃！ConceptHDL 原理图工具，说“爱你不容易”，你那CLASSLIB 很难维护！有没有好心的朋友发一个你认为很好用的SYMBOL库给我用一用。安装软件中自带的库，路径放在哪个文件下面！谢谢先！
想找一位专家，对ConceptHDL 的使用精通的朋友，出钱拜师学艺！{:soso_e160:}{:soso_e163:}

Design Entry HDL check options.JPG (100.25 KB, 下载次数: 1)

作者: JIMDENG 时间: 2013-2-2 11:30
本帖最后由 JIMDENG 于 2013-2-2 13:39 编辑

看看

完全可以检查出放错的网络名.JPG (49.68 KB, 下载次数: 0)

作者: JIMDENG 时间: 2013-2-2 11:39
1.在原理图中把元件的PIN脚的属性设置成INPUT或OUTPUT,（本来IC规格书也有这个特性），同时也要对DRC CHECK 另一个设置项进行如下设置：

INPUT_OUTPUT设置ERROR.JPG (88.89 KB, 下载次数: 0)

作者: JIMDENG 时间: 2013-2-2 11:44
本帖最后由 JIMDENG 于 2013-2-2 11:49 编辑

ORCAD 工具其实也是这些工具中的其中一款很了不起的一个原理图绘制工具！感慨之余，还是要与同仁分享一句经典的话：细节决定成败！！！！！
（严谨的工作态度是工程师必须有的工作习惯. 工具再好也只是工具，做工程的人员的智慧才是关键）！

作者: yezi0611 时间: 2013-3-13 13:47
因为忽来兴趣，找了点教程就自学ConceptHDL，周围也没人会用，真被楼主说中了，要撞墙了~~

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)