EDA365电子工程师网

标题: [求助] conceptHDL中如何控制verilog.v的网络名 [打印本页]

作者: zxpchx 时间: 2008-7-29 08:50
标题: [求助] conceptHDL中如何控制verilog.v的网络名
各位大侠，conceptHDL中如何控制软件自动命名Verilog的网络名？

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)