EDA365电子工程师网

标题: 选取工艺边上的mark点进行贴装定位时，贴装坐标为何偏位？ [打印本页]

作者: lenney9669 时间: 2013-1-21 07:47
标题: 选取工艺边上的mark点进行贴装定位时，贴装坐标为何偏位？
最近工厂进行smt贴装时，零件坐标偏位。pcb为6联片，当选用小板内的mark点定位时，坐标正确，选用工艺边上mark定位时，坐标有很大偏差，贴装偏位。想知道工艺边上的mark在pcb制作过程中是处在那个环节？难道是后添加的mark？所以才有偏差？

作者: navy1234 时间: 2013-1-21 09:17
所有材料都有“热胀冷缩”的特性，基于这种原理，线路板加工时都少都会变形，加之翘曲。就会带来一定偏差，设计时通常要求精密器件（pitch比较小的器件）加器件mark点，焊接时对位更准确

作者: lenney9669 时间: 2013-1-21 09:27
标题: RE: 选取工艺边上的mark点进行贴装定位时，贴装坐标为何偏位？

navy1234 发表于 2013-1-21 09:17 0 T3 q$ G7 B9 O
所有材料都有“热胀冷缩”的特性，基于这种原理，线路板加工时都少都会变形，加之翘曲。就会带来一定偏差， ...

谢谢，在pcb制作过程中在那个工序中加入mark点？如果选取小板内的mark,贴装结果的偏差可以忽略不计，选取工艺边上的定位点，偏差太大，有的高达0.7mm,当然部分坐标也正确，以前重来没遇到这种情况。

作者: navy1234 时间: 2013-1-21 14:07
mark点是设计端加的

作者: lita913108 时间: 2013-1-29 17:42

lenney9669 发表于 2013-1-21 09:27 . `8 p: F% A l' N6 _! ~
谢谢，在pcb制作过程中在那个工序中加入mark点？如果选取小板内的mark,贴装结果的偏差可以忽略不计，选取 ...

晕，回复几次都不成功。。。
Mark点不是后续加入进去的，是和线路一起蚀刻出来的，由一整张铜皮将不需要的部分蚀刻掉。板内mark点也是如此。
如果偏差0.7mm，肯定是位置加错了，不可能偏差这么大的。涨缩问题，工厂在制作过程也会考虑的。成品会控制在+/-0.1mm。

作者: lenney9669 时间: 2013-1-30 09:08
标题: RE: 选取工艺边上的mark点进行贴装定位时，贴装坐标为何偏位？

lita913108 发表于 2013-1-29 17:42
( A m# c, R' b* B晕，回复几次都不成功。。。0 R; w# E! R" r; ^
Mark点不是后续加入进去的，是和线路一起蚀刻出来的，由一整张铜皮将不需要 ...

谢谢，后来以选取单板内mark为标示解决了贴装问题，猜想应该是选取的原点不同，导致其中一组mark有一定的偏差。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)