EDA365电子工程师网

标题: 抛砖引玉 DC-DC升压电路layout如何减少输出纹波 [打印本页]
作者: skatecom    时间: 2013-1-13 12:11
标题: 抛砖引玉 DC-DC升压电路layout如何减少输出纹波
      DC-DC升压电路，由于线路的架构，注定有或多或少的纹波。 一般的电路中，敏感程度较低的，纹波只是影响电源使用效率而已，但如果电路比较敏感，那纹波的抑制就显得很重要。
/ H; C' c1 p  O8 f+ P     纹波的来源主要有两点：1.元器件的参数。2.PCBlayout。
. V, d1 [+ P/ l2 d% j     元器件的参数，输出电容要选用ESR比较低的，电感除了感量合适，电感的内阻要尽量小，二级管尽量选用导通压降较小的肖特基。元器件的选用除了性能以外，还要涉及成本。工程是折衷的，除了考虑性能以外，还要兼顾成本，不然做出来的产品“叫好不叫卖”。
) w8 n) K4 I: _     一旦选好了元器件，那只能通过合理的layout来抑制纹波的产生。
; [2 ^7 M3 p" w- K; `; m% Y 3 X) l3 f" J* J: w  s! r
       主意以下几点，可以一定程度的降低输出纹波( I# u) P# C! h4 C. i7 g
       1.输入电容的地与输出电容的地单点接地。
9 v: R2 u2 V$ E/ B+ l8 f# z       2.FB远离潜在的噪声源，不应FB的布线置于电感或是二极管的下方。2 b" D; w9 H8 W- B& @6 ~5 ^
       3.输出电容的接地要尽量短、粗，输出电容要挨着输出二极管。
& q4 w, R  j% R       4.条件允许的情况，可以加磁珠配合滤波。
8 ?8 y# u9 a5 ~5 s' K( f, x2 ]       5.电感下面，IC下面，尽量避空。4 K8 Y' E% {) ~% z' {/ [2 I( n
期待高手斧正！
作者: yang5201314    时间: 2013-1-13 20:32
学习，学习，顶起！！
作者: rogetxu    时间: 2013-1-15 22:02
小功率没怎么严格。
3 }+ [; U1 i/ P7 O9 W注意接地点一般就可以。倒是TYPE II 要细调参数。
作者: mishuangxi    时间: 2013-1-26 11:32
注意DC/DC的三个回路，导通回路，截止回路，反馈回路（FB）
作者: mishuangxi    时间: 2013-1-26 11:33
三种回路要环路面积最小，IC下面全部铺地，以利于IC稳定工作，DC/DC电源IC是极重要！
作者: weihuaping118    时间: 2013-1-26 16:38
呵呵
作者: anderson5198    时间: 2013-2-7 09:42
注意：纹波与噪声的区别，两者不能混为一谈。! Z/ n4 e( d) R$ h
设计电路时与LAYOUT中，是要注意反馈回路，如果是输出电容是多个并联，就要考虑电容的均流。$ M4 o/ S0 Y- C: o: t& m
说道底：两个字“反馈”( U( b  t# S! i2 m+ ~
影响的因素：（1）电感的自谐振参数。
6 h: J4 l. i: K5 {" D6 ~                   （2）输出电容的ESR
9 P0 a2 P3 g8 ?( O3 E                   （3）零极点的补偿与穿越平率的计算。
作者: gxczc    时间: 2013-6-4 15:09
能否截个频，说一下什么事单点接地啊？非常感谢
作者: 风吹摇摆    时间: 2013-6-4 15:44
好复杂！我只是知道输入电容，电感，二极管和输出电容排成一排摆放就好了，保证电流路径最短；FB取输出电容；保证每个电容一个地孔（对有地平面的PCb说的）这样就差不多了
作者: lusili    时间: 2013-6-5 09:49
学习
作者: qiangqssong    时间: 2013-6-5 17:23
嗯,学习下!!
作者: sphai    时间: 2013-6-8 09:38
注意几点主要是layout)1反馈的处理2地处理(包括地环路,输入输出电容地)3电感处理(下面可以挖空就挖空,不能有走线经过)
作者: infox    时间: 2013-6-15 21:10
学习了，呵呵
作者: jjmhere    时间: 2013-7-2 10:04
sphai 发表于 2013-6-8 09:38
# T) r" ]+ j4 V* Z& U# }) V注意几点主要是layout)1反馈的处理2地处理(包括地环路,输入输出电容地)3电感处理(下面可以挖空就挖空,不能 ...
& L, X, I, E2 s( u& ]& h
能否具体说一下操作。。。。
作者: zx696696    时间: 2013-7-3 13:04
学习了
作者: bingshuihuo    时间: 2014-5-28 11:06
能否具体说一下操作
作者: fallen    时间: 2014-6-17 18:49
layout改善有限，良好的设计才是关键。
作者: 1194022400    时间: 2014-6-23 19:49
实际设计出来的板子，感觉无论如何接地，差别都比较细微~哪种情况下差别比较明显？~~~~
作者: zhengcw2011    时间: 2014-8-13 17:02
学些了！
作者: lht-tz    时间: 2015-2-10 10:40
1楼 4楼 7楼回答非常好！学习了 谢谢。DC DC MARK
作者: lht-tz    时间: 2015-2-10 11:04
mishuangxi 发表于 2013-1-26 11:327 D+ V* I$ V2 c8 J7 r$ S1 j
注意DC/DC的三个回路，导通回路，截止回路，反馈回路（FB）

% o( m7 E) D: a" H你好，我对所说的3个回路重要性十分赞同，能否用实例说明一下，附件有一些例子能否简单阐述一下。谢谢！% Q5 C& d0 O$ a' q. g, D+ }

电感吱吱声.rar

488.41 KB, 下载次数: 36, 下载积分: 威望 -5

希望能简单阐述一下3个回路，最好能说明下分别有哪些影响
作者: cytao    时间: 2015-3-2 11:14
说的好,DC DC尤其是频率高的更要注意了.
作者: jf2015    时间: 2015-3-3 18:33
IC反馈环路面积尽量的小，并做露铜处理，单点接地这个就不必说了，输出滤波电容同规格的情况下尽量用体积大的，说的不对请指出
作者: 非常了得    时间: 2015-3-5 10:47
学习了
作者: mj19901002    时间: 2015-3-9 09:41
学习，顶起！
作者: zhanglin880126    时间: 2015-3-11 16:12
jjmhere 发表于 2013-7-2 10:04* \  Z: ~' J2 R: k' n
能否具体说一下操作。。。。

$ N: Z2 Y' \. d/ R4 ?电感下面不能整体覆铜或走线；整体覆铜降低电感的能力，走线的话信号易互相干扰
+ n. v9 |- K2 j' P' g  @
作者: 6118zy    时间: 2015-3-11 22:07
高频环路尽量小，注意大电流环路，反馈电阻靠近FB脚并远离大电流环路



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2