EDA365电子工程师网
标题:
CST PCBS 如何进行局部仿真？
[打印本页]
作者:
tangchaojie
时间:
2013-1-9 01:03
标题:
CST PCBS 如何进行局部仿真？
Dear All ，
& S( J& w: ]6 [6 x
( ]. e2 k6 M. m0 p. W) T; l/ p
在CST-China官网上看到CST PCBS 可以进行局部仿真（如下：），
我想请教一下，如何进行局部仿真 ？
# [$ `7 ]2 I- J+ b' p- W; J. V$ B
3 Y2 o; x4 { z. G7 t' z
谢谢 ！
- A8 _, ^$ ]. v# i7 I
2 P4 }2 L0 X4 C/ b- ^2 Y* m& s# ]
整板仿真 vs 局部仿真
' B2 \9 ^: c. Z4 @( g3 c3 E
, p1 A/ `% [6 G: d
印制板高速信号线的信号完整性分析通常有这样一个问题要回答：需要将整个印制板一并考虑进去仿真，还是只需对所选的线所在区域仿真就可以了，两者差别有多大？
# ?7 K/ k% @+ S& X) ^) n: r
- E0 W" U4 ]1 o2 E. ^+ j7 I+ d" Y
绝大多数工程师为了“保险”起见，均毫无思索地选择前者，最后导致仿真时间和内存激增，有时在其有限的计算机资源条件下可能根本无法完成，或者结果反而不精确。这里忽略了一个影响精度的重要因素：数值仿真的截断误差的累积效应。要清晰地知道：a)计算机是有数值噪声的；b)所有电磁数值算法不无例外地有其极限收敛精度。
9 Q) h8 R# Y8 v2 z" y) @0 Z
频率较低时，电磁辐射效率很低，邻近线间的耦合也较低。随着频率的不断升高，对周边环境的影响就越来越大。但同时媒介对电磁波的传输衰减也越来越大了，反过来又削弱了对周边环境的影响。所以，这取决于频率、介质损耗、印制板Layout密度等因素。
% o0 N' u% f: J3 k' }
# t0 ~& o( d" U1 m; D
这里示出一对信号线的单端S参数仿真对比。共四个离散端口，1-2为一根线，3-4为另一根线。采用单台计算机，分别使用0、2、4块GPU加速卡对整板和局部进行仿真。结果显示，整板与局部仿真在0-20GHz频带内反射损耗S11和传输插损S21的差异不大；近端S31与远端串扰S41在0-10GHz频带内吻合较好，仅在10-20GHz频带内两者有所差异，但趋势完全吻合。
7 P6 G+ l: y% Q2 b; `
结论：一般情况下，局部仿真对于所关心走线的信号完整性来说是可取的。整板仿真在研究远端寄生串扰和整板电磁辐射时是必要的。要灵活使用。
作者:
torrestang
时间:
2013-3-12 23:21
这个问题搞定了，但设置 FE-FD建模时。可以考虑的。不过跟Siware有点不同的是，SIware要切板子。而 CST PCBS 是给出了一个选项：考虑全板，还是仅仅与要仿真的网络相关的NEts....呵呵呵
作者:
Nelson
时间:
2013-3-13 14:43
说的有道理！
% O' X( `. K/ y
如果仅仅是仿真部分走线的信号完整性问题，而不牵扯到EMI问题的仿真，则可以在将板子导入CST时出现的对话框内选择走线及其周围的部分就可以了，选择范围以确保走线的参考平面和回流路径保持完整，如走线两侧的地平面上打有GND VIA，则最好将这些GND VIA一并导入。
, @1 v8 X8 O- [$ E) ]# [0 G
如果需要考虑EMI问题，则应进行整板仿真，EMI的问题较为复杂，很多的效应不是靠猜测和经验能发现的，PCB上略微的不同都可能带来完全不同的辐射效果，所以选择整板是EMI问题仿真靠谱一点的前提。
作者:
fuconghua2422
时间:
2017-6-15 21:50
学习了
作者:
yd0439
时间:
2018-5-7 16:52
学习了！
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
这个问题搞定了，但设置 FE-FD建模时。可以考虑的。不过跟Siware有点不同的是，SIware要切板子。而 CST PCBS 是给出了一个选项：考虑全板，还是仅仅与要仿真的网络相关的NEts....呵呵呵
