EDA365电子工程师网

标题: Allegro Sigwave 仿真DDR3的波形如何删除Vih及Vil [打印本页]

作者: george3166 时间: 2013-1-3 12:36
标题: Allegro Sigwave 仿真DDR3的波形如何删除Vih及Vil
Allegro Sigwave 仿真DDR3 DRAM的波形系统会自动在波形上显示出Vih及Vil,因为我要看其他的电压值，为避免混淆，能否通过设定不显示出Vih及Vil？如图所示，希望快速删除粉红色显示的Vih及Vil。因为DRAM比较多，我现在的做法是在左边列表中选中Vih及Vil一一删除，很烦琐。请指教，谢谢！

u6.jpg (222.93 KB, 下载次数: 5)

作者: george3166 时间: 2013-1-4 08:52
非常感谢您的回复，我看到IBIS模型中有Vinl,Vinh的设定，如果改IBIS的话的确会影响后续的分析，两难啊。

作者: Gionee 时间: 2013-4-9 16:08
直接点中那根线向上或下猛拖 ,拖到边界就没了

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)