EDA365电子工程师网

标题: ddr3单端阻抗和差分阻抗（非常急，在线等！！！！） [打印本页]

作者: ai小叶 时间: 2012-11-28 12:45
标题: ddr3单端阻抗和差分阻抗（非常急，在线等！！！！）
本帖最后由 ai小叶于 2012-11-28 13:32 编辑

单端的要求是50 ohm+/-10%，但是板厂最后跳出的阻止是60 ohm，这样可以吗？我做的是8层的板子，而且100 ohm的差分线，比如表层可以做到100，内层能做到90 ohm，下层可能又是100 ohm，这样做可以吗？我说的都是DDR3的阻抗控制，第一次做DDR3的板子，我想请教一下有经验的前辈，之前有发过多层板子的，阻抗到什么程度可以接收，因为我只是给了最后的板候，并没有要求具体的层叠结构，板厂应该很好调的，为什么会反应阻抗不能满足呢？求高手帮忙解答一下！谢谢！！！1

作者: leese2002 时间: 2012-11-29 00:11
要看板厚是多少？你的差分线宽线距设计是多少？
内外层最好按单线50和差分100，这个叠层设计没有难度的，

作者: leese2002 时间: 2012-11-29 00:16
工厂只能在你的设计上修改线宽和叠层来调整阻抗，不会像在layout里可以任意设置线宽线距，

作者: part99 时间: 2012-11-29 13:22
这是初学者最容易出的问题，就是没有考虑阻抗，认为PCB厂是万能的，总可以根据厚度来调整而满足阻抗要求。
一旦在最初的设计上没有定义好线宽，PCB厂只能通过调整PP和core的厚度，还有铜厚来满足客户的要求，而这些厚度不是连续的，比如Prepreg, 常见的1080,2116,7628相对的厚度是2,4,7mil，铜厚一般也只有二分之一，1oz，2oz，所以只能在一定程度上满足客户的要求。

作者: weisty919 时间: 2012-11-29 17:27
跟着学习！！

作者: daverong 时间: 2012-11-30 09:20

作者: ai小叶 时间: 2012-11-30 12:16

part99 发表于 2012-11-29 13:22
- s+ A" F' M8 w4 H% V. e# e这是初学者最容易出的问题，就是没有考虑阻抗，认为PCB厂是万能的，总可以根据厚度来调整而满足阻抗要求。2 ?( C1 E0 x& R0 Q% Q
...

就是这样的问题，之前一直没有设置过层叠结构，所以，也就没有标准的阻抗，唉！这个就是教训，却是要在设计最初就确定好层叠结构和自己算好阻抗！谢谢高手们的建议，受教了！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)