EDA365电子工程师网

标题: 实现模拟地和数字地单点链接的方法??? [打印本页]
作者: zengeronline    时间: 2012-11-14 15:09
标题: 实现模拟地和数字地单点链接的方法???
本帖最后由 zengeronline 于 2012-11-14 15:13 编辑
" T4 U# u$ |8 V  p
9 Z, z2 b6 i7 h# O+ Z. m6 f$ p, R大家好+ c. C/ u. H% O1 q: o& B
我现在有这样的一个问题,0 j/ A& X: j: P  y# V. f+ V8 s
板上有数字地(GND)模拟地(GND_U1),内层2走的为GND,在别的层铺有GND_U1,现在想把这两个网络不相关的层通过过孔链接起来,- U- E9 P, w  o; ?. ]# T
过孔应该怎么制作???) x! ^; U& Z! C: E6 ]

% [- G2 {# ^1 P# [# W9 B+ C, L
4 A) A/ o- v# _1 C; s( @! u我本来是想把过孔加个 gndtie layer,在这个里面去掉 flash和anti ecth,但是我把这个做好的焊盘调到板上,anti ecth还是存在,不知道该怎么弄,以前看帖子的时候看到有人提过一次,不知道在哪里了
3 D+ W9 Q) S% g9 M+ ~" l) K7 A) m
4 _0 X4 s5 C+ n  n+ @我用的那个芯片的demon板是用pads画的,它给加了个 ground tie layer,在这层里需要单点链接的过孔出拉了个矩形的shape,然后在出光绘是把这个加的tie层加入到了地层的光绘中,然后过孔焊盘全链接实现了GND_U1和GND的链接9 O  q" }. y7 t9 K7 @) Y

4 T# ?6 l. l+ N. o, I5 n这个方法我在allegro里面也试了,在board geometry里加了个gndtie层,然后画了个矩形,出光绘时也加到了gnd光绘层,但是没有起到预想的效果,anti etch还是把链接隔开了(使用cam350查看获知的),allegro 15.7,GND为第二层阴片1 O* ?$ ]1 q7 W  U7 P
我直接在底层单点链接的过孔那里铺static的shape,然后赋值为GND网络都是被anti etch隔开的$ ^2 H9 g( ]" c5 e) I
0 I5 M8 [0 r- C$ S7 ^

8 D/ g* W: F3 P4 U不要建议加个电感或0欧姆电阻什么的来链接,不想这样做,就像能够直接链接
" ^* U+ Z9 j* h+ A; o' _
3 R1 r! q9 G* C. y. t* L谁给帮帮忙,谢谢
! d3 i8 z: d- M( }% G9 r: J
8 p9 a8 F4 k; a- `8 i' ~. J, c; b/ b( P4 D+ Q9 I2 W: I

allegro.png (104.57 KB, 下载次数: 0)

allegro.png

pad.png (46.5 KB, 下载次数: 0)

pad.png
作者: caonimmjjj    时间: 2012-11-14 16:09
按照个人看法：你可以这样做，从你的板子中炸出过孔的库，打开你会发现这个库在LAYERS这层里是按照你板子的叠层来填写内部层的，然后你就改里面的ANTI-PAD，然后保存成另一个名字，再在板子里添加这个特殊的过孔库，然后在需要的地方打这个过孔，试验过，可行，不知道这个 对你是不是对你有帮助
作者: zengeronline    时间: 2012-11-14 23:58
本帖最后由 zengeronline 于 2012-11-15 00:04 编辑 7 c3 e2 j) ]% ]4 q' W* K' _
caonimmjjj 发表于 2012-11-14 16:09
% w9 _! C. A) B) M7 \7 K1 _按照个人看法：你可以这样做，从你的板子中炸出过孔的库，打开你会发现这个库在LAYERS这层里是按照你板子的 ...
$ U2 v7 j4 Y) |1 r: y. ~! x

1 i0 E  r' P" w/ G9 j( p哈哈,哥们儿,多谢,已经按照你说的搞定了$ l: h0 x8 e4 q
再增加一点,这个特殊的过孔需要添加 No_Drc 属性才能把 GND 层的drc报错去掉,去掉后就可以出光绘了,( w; _7 F3 x! V  q8 f3 ?
pcb图上和光绘的图上显示的都是正确的' R7 u! C" {  {5 i) T: Z4 n" a4 t
在出光绘文件的日志(photoplot.log)里,关于GND层的警告也很清楚的表明了这个特殊处理的问题
9 ~1 R8 m+ H9 g
8 ]* d+ E# C4 ^1 G# f5 y$ @有一点点遗憾的是不能设置为花焊盘链接,只能是全链接
  1. * p9 D4 z1 ~' }* I9 P. p7 h6 E$ C
  2.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (331.96 3349.68).6 ]( s- P0 d* d" c; H& Z) U
  3.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (471.18 3349.68).5 S0 G9 W* |/ E" `
  4.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (500.00 3419.29).
    ! y/ R+ @- J% ]; S- x  g
  5.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 1997.50).
    4 \+ m8 t) Q( L% O' X) F! h
  6.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 2072.50).
    . e% w: O% O, ~: t, X4 J
  7.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 2147.50).
    - H- D- g& Z1 r/ U  Q& Y# }
  8.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5237.48 11.10)." z- ~, R4 K2 ^
  9.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5307.09 -17.72).
    0 K8 D5 ?. G6 o. _. k% w, [
  10.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5307.09 179.14).
    - ^( `, K8 k% N1 `
  11.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5237.48 150.32).# l* Z! r! ~% U1 a8 G7 Y) K
复制代码

gnd-1.png (81.87 KB, 下载次数: 0)

第四层的GND_U1

第四层的GND_U1

gnd-2.png (87.94 KB, 下载次数: 0)

第二层的GND(阴片)

第二层的GND(阴片)
作者: caonimmjjj    时间: 2012-11-15 09:53
不客气，共同学习成长



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2