EDA365电子工程师网

标题: pin pair无法建立，真头疼。 [打印本页]
作者: redeveryday    时间: 2012-10-29 16:22
标题: pin pair无法建立，真头疼。
是这样的，在DDR部分，两个芯片中间串了一个排阻，我排阻的X net已经建好了。可是我在约束管理器里面就是无法设置两个芯片之间的PIN pair关系。导致设置等长时不好设置。很头疼，目前还在研究当中，希望有遇到过得朋友指点一下。不胜感激啊！！
作者: yangjinxing521    时间: 2012-10-29 16:43
是的。这样搞是不能建PIN PAIR的。。
作者: yangjinxing521    时间: 2012-10-29 16:47
那xnet 不能创建PIN pair，怎么加规则呢，其实就用模型分析的方法就可以了，见
作者: eeicciee    时间: 2012-10-29 16:53
给个拓扑的图片出来才好分析。这个样子只有你自己明白你自己在说什么。别人都看不懂
作者: redeveryday    时间: 2012-10-29 17:12
yangjinxing521 发表于 2012-10-29 16:47
& Q0 }9 k: z/ G7 L6 P0 @% I, ?那xnet 不能创建PIN pair，怎么加规则呢，其实就用模型分析的方法就可以了，见
4 o- I$ V5 e( W* `
我排阻的模型已经建好了的。不是只有建好模型才有Xnet，随后不就可以到约束管理器里面之间建PIN pair的吗？
作者: redeveryday    时间: 2012-10-29 17:14
eeicciee 发表于 2012-10-29 16:53
  g7 i4 |& V- r( {5 ]5 `给个拓扑的图片出来才好分析。这个样子只有你自己明白你自己在说什么。别人都看不懂

6 M2 O+ E1 O7 [9 i, V4 C哎，兄弟，我也想啊，可是这图片就搞不上去啊。
作者: eeicciee    时间: 2012-10-29 17:17
没有拓扑那就有很多问题了。你是DDR几？有几片？菊花链还是星型？
作者: redeveryday    时间: 2012-10-29 17:24
eeicciee 发表于 2012-10-29 17:17 # ~9 L, j/ e9 V, C( j( [* O7 b
没有拓扑那就有很多问题了。你是DDR几？有几片？菊花链还是星型？
1 _& I& i0 M* S$ G; g1 \2 X
DDR2的，单片，你知道拓扑结构是指在SigXplorer里面设置的那个拓扑结构吗？
作者: eeicciee    时间: 2012-10-29 17:26
如果是单片。你都不用设置PIN PAIR了。只要设串阻的Xnet，再到SigXplorer设置拓扑就可以了。
作者: redeveryday    时间: 2012-10-29 17:31
eeicciee 发表于 2012-10-29 17:26
' i. L, {' Y1 y- ^3 f如果是单片。你都不用设置PIN PAIR了。只要设串阻的Xnet，再到SigXplorer设置拓扑就可以了。
1 ?" s( g: }) S' T, Q8 e$ h$ ]1 I
是的，我就是想建好两个芯片之间的PIN pair关系后直接在约束管理器的relative propagation delay中直接选中我要选的线，然后直接输入个等厂值进去。
作者: xjlovex    时间: 2012-10-29 17:58
你在你PIN上設置PINUSE 試試應該就可以了 全部哦
作者: eeicciee    时间: 2012-10-29 19:21
redeveryday 发表于 2012-10-29 17:31 2 C' e. B7 D" V  \$ Z; ~2 E
是的，我就是想建好两个芯片之间的PIN pair关系后直接在约束管理器的relative propagation delay中直接选 ...
/ C, o% Z* I- F1 R  y  A
对呀。那还有什么问题？？
作者: ggbingjie    时间: 2012-10-29 21:52
这个问题我能帮你解决，是因为你的芯片引脚不是双向的，我也是研究好久才搞出来的
作者: ggbingjie    时间: 2012-10-29 21:53
改一下原理图封装里的引脚属性为双向就行了
作者: pmp_mcu    时间: 2012-10-29 22:16
看看于博士视频教程，里面有讲。
作者: redeveryday    时间: 2012-10-30 08:54
ggbingjie 发表于 2012-10-29 21:53 5 S; ]' A/ G: Z& k
改一下原理图封装里的引脚属性为双向就行了
. Q8 a7 h0 C0 Y$ @
这位牛主，你能说详细点吗？我第一次听说还有个什么双向设置？
作者: redeveryday    时间: 2012-10-30 08:55
pmp_mcu 发表于 2012-10-29 22:16
. b& m+ p( B) d3 j) d# _! _看看于博士视频教程，里面有讲。
; U$ F$ O. N& C& Y0 I$ Z' C! `# D
呵呵，谢谢，这个视屏我N年前看过。可能不记得那么清楚了。看来温故而知新很重要啊。
作者: ggbingjie    时间: 2012-10-30 09:07
redeveryday 发表于 2012-10-30 08:54
5 B5 s8 x; S7 J7 T7 T/ [* ]0 B这位牛主，你能说详细点吗？我第一次听说还有个什么双向设置？

* J! z4 g0 V- ^  U) a7 U/ I; Q  t你把主芯片和DDR相连的引脚在原理图库中把引脚属性均改为双向就可以了，然后再按照你的步骤建立xnet
作者: redeveryday    时间: 2012-10-30 09:13
ggbingjie 发表于 2012-10-30 09:07 3 h3 e3 C  T$ ]5 R
你把主芯片和DDR相连的引脚在原理图库中把引脚属性均改为双向就可以了，然后再按照你的步骤建立xnet
0 d9 V  U- g( q' B, f
你的意识是把TYPE改成Bidiredtional吗？它原来是passive。这个可以改吗?我对这个不是很研究啊？
作者: ggbingjie    时间: 2012-10-30 09:18
redeveryday 发表于 2012-10-30 09:13
. [3 a' P2 O$ @" Z+ j你的意识是把TYPE改成Bidiredtional吗？它原来是passive。这个可以改吗?我对这个不是很研究啊？

  v; G9 i; Y! K% @- S, d! _5 k2 u都要改的
作者: redeveryday    时间: 2012-10-30 09:39
ggbingjie 发表于 2012-10-30 09:18
4 `# e, S$ R% o( e5 F$ c都要改的

8 r. R4 L3 X2 S2 A兄弟，我想问一下，中间没有串排阻的可以不用改吧。
作者: redeveryday    时间: 2012-10-30 10:11
搞定了。感谢“ggbingjie"{:soso_e179:}  Y- w, ?% W: `8 L3 D! M
作者: ggbingjie    时间: 2012-10-30 10:15
redeveryday 发表于 2012-10-30 10:11 " x0 g% `1 N; x
搞定了。感谢“ggbingjie"
0 \7 s* Y: U0 W' ^0 I
是这个原因吧？没有串阻就不用改了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2