EDA365电子工程师网

标题: BGA CHIP PLACEMENT AND ROUTING RULE [打印本页]
作者: hlj168    时间: 2012-10-18 14:43
标题: BGA CHIP PLACEMENT AND ROUTING RULE
本帖最后由 hlj168 于 2012-10-19 10:05 编辑 6 v/ H6 k* S( E% ^- q

3 w: L) W, P; H+ n( g, o4 b  ]BGA是PCB 上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、
% b; q/ l" [6 VAGP CHIP、CARD BUS CHIP…等，大多是以bga 的型式包装，简言之，80﹪的/ q( G( C! G0 _
高频信号及特殊信号将会由这类型的package 内拉出。因此，如何处理BGA* J0 b( i) z$ h* h( M1 V- |
package 的走线，对重要信号会有很大的影响。. o- [& ~1 k% z; U6 Y( ^
通常环绕在BGA 附近的小零件，依重要性为优先级可分为几类：8 O1 x" q) n1 I5 s
1. by pass2 W1 M, g. P7 Q. P+ X) X  P
2. clock 终端RC 电路。0 W  p( Y4 s' y6 T( T: ^4 ?
3. damping（以串接电阻、排组型式出现；例如memory BUS 信号）
  E" c' ~3 o4 ]4. EMI RC 电路（以dampin、C、pull height 型式出现；例如USB 信
9 o  W2 W" T% a' \号）。' A3 s& E6 \; S( {8 k
5. 其它特殊电路（依不同的CHIP 所加的特殊电路；例如CPU 的感* Z! r" ^6 Q/ C7 D$ v& P$ Y
温电路）。- \# n" r, R! i
6. 40mil 以下小电源电路组（以C、L、R 等型式出现；此种电路常出8 g- h" o% o7 T0 d. T: f
现在AGP CHIP or 含AGP 功能之CHIP 附近，透过R、L 分隔出不( K/ A" Q& x5 [3 B8 R; q
同的电源组）。" W/ ^9 e$ j) k: E3 U% x/ Z, A
7. pull low R、C。
6 y5 S, F' X" ^  p2 t8. 一般小电路组（以R、C、Q、U 等型式出现；无走线要求）。
' {/ R$ e: c- V; P( V9. pull height R、RP。
: \# U* u/ [+ n  d: ]1-6 项的电路通常是placement 的重点，会排的尽量靠近BGA，是需要特别
1 c' b3 t1 G0 D" k4 }, h处理的。第7 项电路的重要性次之，但也会排的比较靠近BGA。8、9 项为一般* p# j4 I4 O% X* M* |/ q
性的电路，是属于接上既可的信号。
9 R! [6 l! `( a4 b# b3 l相对于上述BGA 附近的小零件重要性的优先级来说，在ROUTING 上的需; I. u8 L5 c( L5 a3 K
求如下：
% J: ?" g+ \1 I" C. z( G) [1. by pass => 与CHIP 同一面时，直接由CHIP
/ q$ F5 [. k! cpin 接至by pass，再由by pass 拉出打via 接plane；与CHIP 不同+ ^, P8 O1 b! Q. w0 v
面时，可与BGA 的VCC、GND pin 共享同一个via，线长请勿超! W6 U, [4 J$ W) q6 [3 l9 [
越100mil。' Q6 a, ^- X! T, K) a$ b8 G, |
2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等& f* U6 j! Y5 X9 M. W
需求；走线尽量短，平顺，尽量不跨越VCC 分隔线。
5 y$ g; M- Q* `/ r4 ]& i( P3. damping => 有线宽、线距、线长及分组走线等- ]7 W, x& a: P5 p
需求；走线尽量短，平顺，一组一组走线，不可参杂其它信号。
3 z, d9 z4 N8 N+ Y6 [$ J/ f8 ?7 t( H* y4. EMI RC 电路 => 有线宽、线距、并行走线、包GND9 C9 ]9 n- G  {8 I  a) z
等需求；依客户要求完成。
9 u- \$ e, j, w5. 其它特殊电路 => 有线宽、包GND 或走线净空等需# I5 ^& ~9 m+ I0 `, M! R
求；依客户要求完成。$ W4 n4 z2 J7 |
6. 40mil 以下小电源电路组 => 有线宽等需求；尽量以表面层完成，将内层空间完整保留给信号线使用，并尽量避免电源信号在" A; {: m) ?; [( N+ m) I/ g: ?
BGA 区上下穿层，造成不必要的干扰。( \: k: F: i  k: T5 b
7. pull low R、C => 无特殊要求；走线平顺。
. U6 N2 b8 U. M: s2 ]* r/ y8. 一般小电路组 => 无特殊要求；走线平顺。0 N$ b" ^3 a4 i$ `
9. pull height R、RP => 无特殊要求；走线平顺
* C  S. Y; B; ~. q! n7 m, E9 g# g8 y为了更清楚的说明BGA 零件走线的处理，将以一系列图标说明如下：" ]) s" B) X: w" a
. {# d4 }) s2 n2 N0 d: Z- w# V
A. 将BGA 由中心以十字划分，VIA 分别朝左上、左下、右上、右下方向: s8 T% d! ?% g- ?( O' Z
打；十字可因走线需要做不对称调整。
$ |$ l: ~0 b; G0 d! u  sB. clock 信号有线宽、线距要求，当其R、C 电路与CHIP 同一面时请尽量% x  x/ k2 k1 M: A7 y+ n: n
以上图方式处理。) V& m. A8 f8 M6 r
C. USB 信号在R、C 两端请完全并行走线。; t4 X# T, b6 J- t
D. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass3 ~& I3 z) _: q4 N* K! L2 c2 V& V
请就近下plane。8 ~$ j, G1 q9 d6 x: [5 F. n1 }
E. BGA 组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA 可
  ^5 P7 [* I, V. ~在零件实体及3MM placement 禁置区间调整走线顺序，如果走线没有层, |! \- z. K) u8 K
面要求，则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正
# X1 A5 M7 ^: H中间。另外，BGA 的四个角落请尽量以表面层拉出，以减少角落的VIA. }4 a; d( n, |  e6 g: l) M3 ^
数。( J' H1 Y7 [" t9 @0 I0 h& L
F. BGA 组件的信号，尽量以辐射型态向外拉出；避免在内部回转。/ K4 ?# A+ U% X! N6 p8 d4 m" B. f3 }

  l- i! z; W/ N1 ?F_2 为BGA 背面by pass 的放置及走线处理。
) O. ?9 N# S- b* g$ WBy pass 尽量靠近电源pin。0 a- @6 p  w$ ^" z% d9 x1 o8 {
% n7 v, S- p4 g! F7 ?9 `
F_3 为BGA 区的VIA 在VCC 层所造成的状况6 h$ `8 R$ o* F, B; B
THERMAL VCC 信号在VCC 层的导通状态。. P  S1 O7 o( K7 S: @- Z! ^
ANTI GND信号在VCC 层的隔开状态。) o, k# v! o: i4 b
因BGA 的信号有规则性的引线、打VIA，使得电源的导通较充足。- v  S: O3 O3 A, F' y# X/ Q  S

9 n" y9 T) d" s+ ^F_4 为BGA 区的VIA 在GND 层所造成的状况1 z3 W- W% }0 x5 u
THERMAL GND 信号在GND 层的导通状态。
6 e/ m$ V. H6 |  E" l3 G5 N4 q6 QANTI VCC信号在GND 层的隔开状态。* `$ j1 i6 _$ M7 d$ i
因BGA 的信号有规则性的引线、打VIA，使得接地的导通较充足。
: I7 D: p& v; u2 l - {0 R3 F4 ^( v+ y- y- ]# N
F_5 为BGA 区的Placement 及走线建议图
; f+ t- U2 g; s3 N6 n/ }7 s2 L: a3 O  r: j
以上所做的BGA 走线建议，其作用在于：* x6 s) O5 Q5 I6 ]8 _8 d, e- r; l
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层
- t# t/ x3 s8 b皆可以所要求的线宽、线距完成。7 I% |4 G, w: H: X7 q7 _3 i
2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
/ a% M' ?. v5 U- G' _: v4 w) o3. BGA 中心的十字划分线可用于；当BGA 内部电源一种以上且不易  Y: Q  T7 x# Y2 p% }6 T
于VCC 层切割时，可于走线层处理（40~80MIL），至电源供应端。: {) F5 u: I: v. m" I
或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
8 d2 B( z2 o: X2 n) G0 |4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。
作者: tjukb    时间: 2012-10-18 21:47
顶！貌似见过的文章。
作者: hlj168    时间: 2012-10-19 09:54
路过，请顶顶！！！！
作者: 传说影I    时间: 2012-10-19 18:15
好贴顶起
作者: xiaoyangren    时间: 2013-10-16 08:45
走过路过，没有错过。
作者: Jessica2014    时间: 2014-10-13 16:19
很给力！



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2