EDA365电子工程师网

标题: 求助关于cadence封装的问题 [打印本页]
作者: jsks    时间: 2012-10-3 21:48
标题: 求助关于cadence封装的问题
请教各位大虾一个问题：
8 l7 T- I" \( j( r4 p$ r* A 菜鸟我以前是用Altium Designer 6.9排板，最近才可是用cadence16.3，在电路里面用到了LT1764-3.3，相信大家都很熟悉，它的封装是TO-220，如图;
3 B2 m# P) Q" {, G$ N& [0 R
; L: P! v7 b3 U  k- x: u2 A& c% j, i' P( @

9 |7 n$ `6 D( f2 X
2 U. F! I$ ^) E, T7 o+ d8 z$ P; t% x; e. U' W& Q- R, a
，! x3 i: z( o& B7 ?+ ^
我是使用LP Wizard 10.4生成的封装，按软件提示和器件的尺寸， 生成如下封装：" b( d/ |* |7 {0 T! J- y& F

' T) A, `( F( F1 |1 s2 w
5 |/ }8 _, |/ d! r- [
- \1 e; p! f, e2 [感觉没有什么问题，可是在PCB Editor里面导入网表的时候，软件提示如下错误：+ ]( W0 L0 Z( B  Q2 g
ERROR(SPMHNI-196): Symbol 'TO-220' for device 'LT1764A_TO-220_LT1764A' has extra pin '6'.5 z' F7 U. O& F( q- g% d) o

# m- w3 ]: {" Z意思好像是说我生成的封装有额外的引脚6，菜鸟我搞不懂为什么会有这样的提示？各位大虾肯定也用过这种封装的器件，你们是怎么生成的？+ m* i0 B+ N: o7 h6 L, h# C' Z2 e& Y

1.JPG (194.58 KB, 下载次数: 2)

1.JPG

未命名.JPG (199.67 KB, 下载次数: 3)

未命名.JPG
作者: whysogood    时间: 2012-10-9 17:45
cadence 要求原理图封装和PCB封装引脚数量一致， 你应该修改原理图封装， 做成6个引脚，然后再倒入就没有问题了。
, @7 K2 j( ~8 U4 t8 _  b7 H
作者: rx_78gp02a    时间: 2012-10-10 00:12
那个散热焊盘也是一个脚，你的封装有几个脚，原理图就必须有几个脚，不然就加NC属性



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2