EDA365电子工程师网

标题: 请教时钟线上高频滤波电容和电阻的选择 [打印本页]
作者: 路人丙    时间: 2008-7-20 19:18
标题: 请教时钟线上高频滤波电容和电阻的选择
请教时钟线上高频滤波电容的选择：我本人手头上现在有块板主CPU时钟是60M的，还有2个PHY的时钟是25M，PHY还有接受时钟和发送时钟（可以是2.5M，25M和125M的，分别对应的速度是10M/100M/1000M的网络传输），我们做IEMI测试发现是125M，250M，375M，500M，675M几个点超标，明显是125M出了问题，CPU用的60M有源晶体，2个PHY公用一个25M的有源晶体，请问高手我在这里主要时钟线上该怎么样匹配电阻和电容（原来只是始端串接22，我试过33，50，100，330的电阻但是效果不是很好），主要的时钟线有CPU-60M，PHY-25M，PHY0-TXC，PHY0-RXC，PHY1-TXC，PHY1-RXC，电容的计算公式是怎么样的呢？是f=1/2π*根号下LC的吗？电阻是要仿真得出的，有比较好的经验直吗？我是这样匹配的，时钟线两边有串接电阻，靠近晶体的电阻接电容，这样匹配合适吗？电阻电容直是怎么样的公式确定的呢？比如我想把125M的滤波掉，怎么样确定电容直呢，用哪个公式计算呢？还有电阻呢？请大家指教，谢谢！！！！！！！
作者: libsuo    时间: 2008-7-21 10:12
你讲的好乱，贴图上来大家帮你分析吧。原理图的对应部分就可以了，方便就把PCB部分的也贴上来。
作者: _hhh_    时间: 2008-7-21 13:34
匹配并不一定能解决EMI超标问题,建议你把PHY这部分的PCB上贴出来,可以帮你分析下.
作者: 路人丙    时间: 2008-7-21 13:43
标题: 谢谢斑竹的热心回帖，贴图如下
谢谢斑竹的热心回帖，贴图如下：
$ `9 k% ~: r8 E1 {* s# @
) c8 X6 E' Q9 d) H/ D" F4 h+ C5 I
$ }3 y( b" ]5 v, ]& F  R- [& m' ?& v

CPU-CLK(60M).jpg (33.13 KB, 下载次数: 7)

CPU-CLK(60M).jpg
作者: 路人丙    时间: 2008-7-21 13:46
标题: PHY的
2个PHY的发送和接受时钟5 O3 u. w; E9 P; k
& G# v) X3 h, I' A
, A7 m& j( f0 _/ |, E- L( B: w
2个PHY公共的主时钟25M3 A/ _9 y' ?5 z1 f" E; V' E; [

1 W- h8 |! Z2 a( [4 ^( }9 T! p  ]& X3 t' q5 z. {

" R+ V2 G2 [! n: K; b) I3 K$ i9 b  b" Y' b
:你用的一驱动多网络，比较不合适，可以考虑用一个时钟buffer,这样设计不能保证芯片接收端的信号质量，你可以提供PHY20M接受端的时钟信号。
" r1 P) C  e1 ?2 H; ?' B4 u6 u6 v1 m5 x, B" v
×××××××××××××××××25M的电源滤波×××××××××××××××××. J6 \3 F& K4 _7 x  O  ]

* `. m4 o* v5 x5 W: w( l增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。
- [8 w" A( @' l" |$ D* N( [) w* Y+ u8 _7 Q. m

- e4 y3 l; z- I- o+ Q& {# i% M2 v' \  D% w: Z$ j/ w/ }
**************************************************************************************  A1 C: k9 H6 p8 p
+ l- n. S4 l2 u6 c% X/ ~* H
[ 本帖最后由 liqiangln 于 2008-7-22 09:15 编辑 ]

PHY0.jpg (87.8 KB, 下载次数: 0)

PHY0.jpg

phy-clk(25M).jpg (42.23 KB, 下载次数: 0)

phy-clk(25M).jpg
作者: 路人丙    时间: 2008-7-21 14:53
标题: PCB上主要时钟线图片
0 x, v0 b* v8 _7 f1 O, e
2颗PHY，每个有主时钟，发送时钟，接受时钟，对应白色线：! {. M; A% _, `' S9 a+ K! ]4 }
5 l- u8 f3 B$ V! {% ^: O% T

- [4 r( O: }6 B! W& kPHY的主时钟25M，可以是CPU提供，也可以是25M的晶体提供：7 Q# T. L5 ^* `7 t+ f0 n

# r* v+ k4 n/ ~$ [0 c6 K, XCPU的主时钟60M的，串接的电阻是22的：

CPU-CLK(60M)串接的是22的电阻.jpg (67.2 KB, 下载次数: 0)

CPU-CLK(60M)串接的是22的电阻.jpg
作者: 路人丙    时间: 2008-7-21 15:04
标题: 还有个DDR的时钟每根的时钟是150M的
还有个DDR的时钟每根的时钟是150M的，串接的是22的电阻：2 p4 ~' @, L3 t

6 Z7 h: {' J7 PEMI测试的10M，100M，1000M结果如下：
! Y( Q- ^" a% c3 x6 [8 o1 U* n
' y' ?+ S# |! f( `/ n2 z, {  r  ~. c9 P 7 J) Z$ [% s  H! r% f( L7 ]

7 K1 C! ]; v9 K9 T 9 l% ?" W! V5 {- ]$ Z
3 N3 u( B9 N2 {+ H! R+ ]* O" {
, O* @) R1 A$ D1 }! P9 y# T6 [7 A
请各位有空余时间的话 ，帮忙看下，分析下啊！！！！！谢谢！！！！！！
作者: liqiangln    时间: 2008-7-22 09:05
标题: ！
25M PHY时钟设计不是很好，可以考虑增加时钟buffer,现在的设计不能保证PHY端的信号质量，比如说上升沿的要求，可以提供测试波形！
作者: liqiangln    时间: 2008-7-22 09:12
标题: ！
过class A或者class B 的时钟，你让他们把25M包括进来，感觉你的25M就有问题。
: `4 G: c$ `- {3 A3 b  g
+ t$ B; S* A/ h6 ~; \你的25M时钟走线，在分叉处走的是直角，并且在分叉处没有端接电阻，要知道，如果走线一分叉，阻抗要不连续，引起的反射就较大：解决方法，你可以在PHY的25M接受端下拉RC端接。0 I7 R1 N& c. g* a7 }7 H" G& D
+ a8 D# L6 ^" J6 U% |
CPU输出的25M时钟不要给PHY用，不能保证精度和jitter.6 s- @9 w) T7 L0 W- v! ?4 o
2 j( s* r2 U! x
你还是先从25M下手。（125M只是你25M生成的，一般不会出问题，如果出问题，只能说明你在网口处的接地不是很好（EMI不到位））
作者: liqiangln    时间: 2008-7-22 09:16
×××××××××××××××××25M的电源滤波×××××××××××××××××" U/ x& E4 K- ]3 v1 Z  `
* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛+ C% E3 W5 O7 K2 A- G1 y1 G
7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。. s0 s8 U:
作者: 路人丙    时间: 2008-7-22 11:27
标题: 非常感谢楼上的高手的热心回帖！！！
非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！：
9 P* O! l8 r2 k5 [ " D7 s: y; k! U% S9 U& @
这里说的加100N的上接地电容吗？具体的计算公式是用哪个呢？，谢谢！！！！！
& b' }1 F; p' [. G7 t& G7 k. j' F% b. ?( w# W. I1 Q) m  y
作者: liqiangln    时间: 2008-7-22 12:07
标题: ！
非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！" U+ ?( w  p; c7 n2 f

4 o7 U- h- K0 b8 h： buffer就是时钟驱动器的意思，可以是1驱动2路段意思
$ S  l- u' |) b& A/ @7 D& Y1 ?' [& V8 ?! `" p: w8 v
波形：你 要拿示波器测量PHY接受端的25M的信号质量，看看时候正常。
作者: liqiangln    时间: 2008-7-22 12:09
！
5 `& b2 d4 [  @# c: g1 `* q% F: ]9 L
: K5 Y7 f' z7 q- D这里说的加100N的上接地电容吗：我是说需要增加一些高频电容 100nf（或者10nf）的意思，计算公式 你可以在网上找到，但是经验值，可以考虑增加派形滤波，就是中间要串磁珠的设计，具体上网找。
作者: _hhh_    时间: 2008-7-24 13:41
我的看法:( I4 }8 u% ^& F- Q+ d' y
   25M时钟布线的确不是很好,串联电阻的位子放得也不好.
( o6 t0 d% k& {, L  但我觉得这个不是引起这次EMI超标得主要原因.7 ]4 H1 b/ m! Z+ x  ]) Z% @3 x9 u4 I+ g
  正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.. A0 p  ]- q7 H
很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.
, M' t6 A. ]. m+ }) e  \不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
2 @) E5 G+ N, f1 S" f4 Q0 i时钟线和其它线的间距太近,根本没把它当时钟线来处理.' V2 Y1 K  n3 M
楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?0 X2 M2 r* O7 }. W

9 m6 q. E# o; ^% h5 Z建议:; x3 U8 S' L- D3 u, j
1.楼主测一下100M以太网时,有没有这个的EMI问题.我估计没有.
& R7 [' Y2 b& h2.缩短走线,在数据线上加串阻,应该会有很大改善.5 G. G% a2 d. d- t
3.最好把这些线的参考平面的图也截出来看看.
作者: liqiangln    时间: 2008-7-24 22:50
正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有：* x. @* D$ l5 S5 m) n# K
class A 和class B 的其实扫面频率是30M。不包括25M
作者: 路人丙    时间: 2008-7-25 10:27
标题: 4层PCB，1.TOP；2.VCC；3.GND；4.BOT
4层PCB，1.TOP；2.VCC；3.GND；4.BOT
/ N6 @6 s' e6 d' w! P- A" n9 [. R
9 A0 j# }2 A7 W& P5 M- |& M' c
作者: 路人丙    时间: 2008-7-25 10:40
标题: 非常感谢各位的回帖！！！！
***正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.www.eda365.com) T* Z/ k: n8 [! ^2 _- g
  x) q! J$ m  \: `8 V* h6 f很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.6 S: c7 X9 s, Q% A/ c, A0 X
不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
1 K* F& o% [" ]+ }时钟线和其它线的间距太近,根本没把它当时钟线来处理., b/ y. c; T6 z. P. D5 j0 @9 r) C+ [5 j4 d
楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?***
+ M6 f# M6 [' P+ C2 |9 ]; D非常感谢楼上的回帖！！3 h, T' W9 ^3 X% \  L' ^
1.我们测试的10M，100M，1000M的都有问题，还都是一样的，就是125M的倍数。' c% a7 U/ y0 d0 z, h; n) z; T
2.千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出，不知道比较容易分析出什么？CPU和PHY的距离比较远的。
* g& P/ F$ [+ S3.上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？
作者: liqiangln    时间: 2008-7-25 12:23
上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？这个不一定，如果是1驱动2就可以不用。
) Y1 K, M) V) K8 Q  u' \$ d$ r. C$ S2 w% |2 U! g$ X& E
125M出问题，但是125M是25M的3倍频，为什么不考虑25M出了问题，就是时钟那块出问题了，我在你的帖子里写的很清楚。
作者: _hhh_    时间: 2008-7-25 13:25
楼主要用四层板完成这样的板子,而且还要保证EMC,真的是难能可贵.我自愧还没到这样的火候.& N4 K: R6 v( `" I
强烈期待楼主改板并通过EMI测试的板子
% B3 I) a$ E7 R  ]% v" B.通过后希望楼主能拿出来分享,一起学习.
作者: yun12    时间: 2008-9-24 10:33
建议增加EMI 相关器件 包括磁珠 压敏电阻等
作者: NCLucifer    时间: 2008-10-23 17:11
标题: 学习学习!
谢谢大家！
作者: liulinjievvv    时间: 2008-10-26 08:44
同意liqiangln的说法，应该是25M出的问题。
. O$ s4 [. o$ k3 ^* L/ ]/ g从NG的频点来分析，25M肯定是出问题了（225M over 0.7）。至于125M有没有出问题，不好判断。
8 W3 N$ X* @8 ^: F2 ?) h- `% p2 [25M的3、5倍频没出现，原因是他没有借助某一“天线”辐射出去而已。0 R' }+ f2 v% J  q# T0 u
在25M时钟上串磁珠，（时钟信号会恶化，前提是恶化的成度在时钟信号承受的范围内）% i% ]3 X8 N3 f4 i8 x5 F# ?
另：看不到你的机构件，进构件的不合理布局，会引起”天线“的产生。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2