EDA365电子工程师网

标题: 请教时钟线上高频滤波电容和电阻的选择 [打印本页]
作者: 路人丙    时间: 2008-7-20 19:18
标题: 请教时钟线上高频滤波电容和电阻的选择
请教时钟线上高频滤波电容的选择：我本人手头上现在有块板主CPU时钟是60M的，还有2个PHY的时钟是25M，PHY还有接受时钟和发送时钟（可以是2.5M，25M和125M的，分别对应的速度是10M/100M/1000M的网络传输），我们做IEMI测试发现是125M，250M，375M，500M，675M几个点超标，明显是125M出了问题，CPU用的60M有源晶体，2个PHY公用一个25M的有源晶体，请问高手我在这里主要时钟线上该怎么样匹配电阻和电容（原来只是始端串接22，我试过33，50，100，330的电阻但是效果不是很好），主要的时钟线有CPU-60M，PHY-25M，PHY0-TXC，PHY0-RXC，PHY1-TXC，PHY1-RXC，电容的计算公式是怎么样的呢？是f=1/2π*根号下LC的吗？电阻是要仿真得出的，有比较好的经验直吗？我是这样匹配的，时钟线两边有串接电阻，靠近晶体的电阻接电容，这样匹配合适吗？电阻电容直是怎么样的公式确定的呢？比如我想把125M的滤波掉，怎么样确定电容直呢，用哪个公式计算呢？还有电阻呢？请大家指教，谢谢！！！！！！！
作者: libsuo    时间: 2008-7-21 10:12
你讲的好乱，贴图上来大家帮你分析吧。原理图的对应部分就可以了，方便就把PCB部分的也贴上来。
作者: _hhh_    时间: 2008-7-21 13:34
匹配并不一定能解决EMI超标问题,建议你把PHY这部分的PCB上贴出来,可以帮你分析下.
作者: 路人丙    时间: 2008-7-21 13:43
标题: 谢谢斑竹的热心回帖，贴图如下
谢谢斑竹的热心回帖，贴图如下：
# c" @7 N( `- G) }9 q/ `/ ?+ }! a8 q3 v: z

% ?# ^$ n: h# B6 b

CPU-CLK(60M).jpg (33.13 KB, 下载次数: 7)

CPU-CLK(60M).jpg
作者: 路人丙    时间: 2008-7-21 13:46
标题: PHY的
2个PHY的发送和接受时钟
$ C; p% h5 f' P & O4 [* q* s; Z/ h- ]

! L  x' L2 y2 S8 l- W- f/ d! H2个PHY公共的主时钟25M- S' g: }" ?# }/ n. ]2 m8 R
8 J4 U4 S( ?2 x1 U7 g- `

. H, h& S  U8 d9 \1 U8 u: o5 s* s) @- B, ~# F9 w+ }. a: P
" N; `" J$ l) R* O/ ?! \/ t) {
:你用的一驱动多网络，比较不合适，可以考虑用一个时钟buffer,这样设计不能保证芯片接收端的信号质量，你可以提供PHY20M接受端的时钟信号。( H( p, e/ n0 B7 g4 h  a* [

4 C0 J# h# i7 n) a- {4 W×××××××××××××××××25M的电源滤波×××××××××××××××××
2 z6 E* m! a, f$ E: Y% t+ W% V$ c- [; E4 x1 u
增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。
4 k% f$ E! B8 I% @3 l; ^8 p( t5 S8 x  ^' J0 b, H9 c  j" z; O  p

" v0 J* L6 I7 _/ ?4 g, E' ~; ^) v, h$ q; e+ G* ?
**************************************************************************************
1 t1 g0 i: b- {& ^4 K" |6 K8 `" C
[ 本帖最后由 liqiangln 于 2008-7-22 09:15 编辑 ]

PHY0.jpg (87.8 KB, 下载次数: 0)

PHY0.jpg

phy-clk(25M).jpg (42.23 KB, 下载次数: 0)

phy-clk(25M).jpg
作者: 路人丙    时间: 2008-7-21 14:53
标题: PCB上主要时钟线图片
; G6 O( e) |3 u# z! p( W
2颗PHY，每个有主时钟，发送时钟，接受时钟，对应白色线：
3 P- m7 W- h8 f7 N1 v6 C " @/ F1 I9 @3 [7 j

% ~" r; n( D4 Y1 U( v, r( QPHY的主时钟25M，可以是CPU提供，也可以是25M的晶体提供：! s7 \" T  {- D/ M7 H' u) S

% B9 I& J! \% F9 R8 J3 D6 Z: ZCPU的主时钟60M的，串接的电阻是22的：

CPU-CLK(60M)串接的是22的电阻.jpg (67.2 KB, 下载次数: 0)

CPU-CLK(60M)串接的是22的电阻.jpg
作者: 路人丙    时间: 2008-7-21 15:04
标题: 还有个DDR的时钟每根的时钟是150M的
还有个DDR的时钟每根的时钟是150M的，串接的是22的电阻：
$ F) @' t7 o1 p. N2 P+ j- h
8 B* Q! l+ c+ b  `* ^- QEMI测试的10M，100M，1000M结果如下：
+ U  o; D) g  v$ c1 J
/ D9 Z( F" u" Y
# i0 ^$ w4 q  J' v5 N4 {; U  v 9 p0 B: j. d% E* p7 o5 N
+ v8 F8 M8 j9 N5 i$ c# T5 \3 J

2 e" m0 O+ h+ z4 W0 Y( q0 t" y; G
& b, ?( l9 I# _请各位有空余时间的话 ，帮忙看下，分析下啊！！！！！谢谢！！！！！！
作者: liqiangln    时间: 2008-7-22 09:05
标题: ！
25M PHY时钟设计不是很好，可以考虑增加时钟buffer,现在的设计不能保证PHY端的信号质量，比如说上升沿的要求，可以提供测试波形！
作者: liqiangln    时间: 2008-7-22 09:12
标题: ！
过class A或者class B 的时钟，你让他们把25M包括进来，感觉你的25M就有问题。, g4 [$ l8 F4 N2 i! V& p

9 f9 h5 J8 z5 C+ B6 \" h你的25M时钟走线，在分叉处走的是直角，并且在分叉处没有端接电阻，要知道，如果走线一分叉，阻抗要不连续，引起的反射就较大：解决方法，你可以在PHY的25M接受端下拉RC端接。6 k3 t7 Z: o, j9 X4 s' V

3 q. Y; p& F" c  @CPU输出的25M时钟不要给PHY用，不能保证精度和jitter.
) Y' ?; m0 L" \. R! Q" U
" n% f& `( V9 j. K4 f你还是先从25M下手。（125M只是你25M生成的，一般不会出问题，如果出问题，只能说明你在网口处的接地不是很好（EMI不到位））
作者: liqiangln    时间: 2008-7-22 09:16
×××××××××××××××××25M的电源滤波×××××××××××××××××: d, i$ P8 b4 ]/ s7 n. B6 J
* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛
, \/ X# D4 ^" v- o  Y- P0 k7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。. s0 s8 U:
作者: 路人丙    时间: 2008-7-22 11:27
标题: 非常感谢楼上的高手的热心回帖！！！
非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！：
3 h3 h' v7 g/ P' C- ^1 P& D
) @  k: E8 Z* X( ~4 F( H5 @3 }这里说的加100N的上接地电容吗？具体的计算公式是用哪个呢？，谢谢！！！！！8 U1 b, k9 A, }* G" }, {
) f+ Y6 W0 e  O  Z9 t3 P
作者: liqiangln    时间: 2008-7-22 12:07
标题: ！
非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！
' o9 @# p% E5 b& A, t; f9 H# R: f( }' u# R: B
： buffer就是时钟驱动器的意思，可以是1驱动2路段意思
4 P. p! Z6 g  X$ A4 C/ |$ }. A+ @/ R# h2 Q
波形：你 要拿示波器测量PHY接受端的25M的信号质量，看看时候正常。
作者: liqiangln    时间: 2008-7-22 12:09
！) U5 V) H6 @8 D% [& S: Q

( W$ `! J; x+ o( D" E9 A这里说的加100N的上接地电容吗：我是说需要增加一些高频电容 100nf（或者10nf）的意思，计算公式 你可以在网上找到，但是经验值，可以考虑增加派形滤波，就是中间要串磁珠的设计，具体上网找。
作者: _hhh_    时间: 2008-7-24 13:41
我的看法:8 q& m. _: d; H  @  X4 F) ^7 M
   25M时钟布线的确不是很好,串联电阻的位子放得也不好.
1 X2 r$ e$ X9 ?  B- [  但我觉得这个不是引起这次EMI超标得主要原因.
( r9 Z$ P' o1 T* t) n5 H1 I  正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.
9 p; G9 j0 B* L' y# e% \4 m& ^很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.
) m1 ~# _. \, V- n  W  Q' a不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
$ J# g: V& r$ q, c时钟线和其它线的间距太近,根本没把它当时钟线来处理.
/ N( W1 R4 a! |楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?4 L" O" d/ t4 m
2 q; ~+ B8 H$ W
建议:
6 q/ O- U+ G- }5 ~, n+ L1.楼主测一下100M以太网时,有没有这个的EMI问题.我估计没有.
: t+ U9 h( H1 ?! k* u6 q2 ?& Q2.缩短走线,在数据线上加串阻,应该会有很大改善.* O- D* W" B$ Q* X
3.最好把这些线的参考平面的图也截出来看看.
作者: liqiangln    时间: 2008-7-24 22:50
正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有：
/ I0 c, a- |1 w9 }, Wclass A 和class B 的其实扫面频率是30M。不包括25M
作者: 路人丙    时间: 2008-7-25 10:27
标题: 4层PCB，1.TOP；2.VCC；3.GND；4.BOT
4层PCB，1.TOP；2.VCC；3.GND；4.BOT0 u' Q1 I2 m- f! ?4 ?

; p. z6 R% ~& D) R7 ~
作者: 路人丙    时间: 2008-7-25 10:40
标题: 非常感谢各位的回帖！！！！
***正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有.www.eda365.com) T* Z/ k: n8 [! ^2 _- g
3 Y8 z6 p+ \, u很遗憾的是: 千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出.
* U% Q- u2 E, ?% q不明白的是楼主为什么要那么绕线,CPU和PHY的距离这么近根本没有必要这么做.
/ e( ^  Q! ~# |9 i2 h时钟线和其它线的间距太近,根本没把它当时钟线来处理., b/ y. c; T6 z. P
: N! h- V- _4 B; k( y$ j楼主把千兆以太网的所有线布在同一层,这点比较好,但是不知道这些线的参考平面怎么样?***
- k. |# r) Y7 M1 Z- W# F/ I1 l. H6 b非常感谢楼上的回帖！！. x7 d2 q- \0 a; G
1.我们测试的10M，100M，1000M的都有问题，还都是一样的，就是125M的倍数。
3 r1 `* \) b% r4 [8 P+ E2.千兆以太网的所有数据线都是点到点的连接,中间没有串阻.不然比较容易分析出，不知道比较容易分析出什么？CPU和PHY的距离比较远的。
" D* ~, j. |4 [1 l! ~3.上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？
作者: liqiangln    时间: 2008-7-25 12:23
上面提到的加时钟BUFFER的效果是不是一定比没有加的好呢？这个不一定，如果是1驱动2就可以不用。
1 J& @. K( L- `: ~4 \1 a) ]" l
125M出问题，但是125M是25M的3倍频，为什么不考虑25M出了问题，就是时钟那块出问题了，我在你的帖子里写的很清楚。
作者: _hhh_    时间: 2008-7-25 13:25
楼主要用四层板完成这样的板子,而且还要保证EMC,真的是难能可贵.我自愧还没到这样的火候.. v' X: E6 j" y7 N6 X) ?
强烈期待楼主改板并通过EMI测试的板子3 p7 x6 K& E2 Z% }
.通过后希望楼主能拿出来分享,一起学习.
作者: yun12    时间: 2008-9-24 10:33
建议增加EMI 相关器件 包括磁珠 压敏电阻等
作者: NCLucifer    时间: 2008-10-23 17:11
标题: 学习学习!
谢谢大家！
作者: liulinjievvv    时间: 2008-10-26 08:44
同意liqiangln的说法，应该是25M出的问题。
, o$ o" o+ s8 u, d" F2 F1 [% j从NG的频点来分析，25M肯定是出问题了（225M over 0.7）。至于125M有没有出问题，不好判断。& X5 ^" z* P6 l% t+ p
25M的3、5倍频没出现，原因是他没有借助某一“天线”辐射出去而已。8 ]) o/ a. q- ~+ f9 R
在25M时钟上串磁珠，（时钟信号会恶化，前提是恶化的成度在时钟信号承受的范围内）7 U0 ^7 r: g6 H* v! e$ f
另：看不到你的机构件，进构件的不合理布局，会引起”天线“的产生。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2