EDA365电子工程师网

标题: ＤＤＲ２走线，欢迎大家来拍砖 [打印本页]

作者: androson 时间: 2012-9-24 18:00
标题: ＤＤＲ２走线，欢迎大家来拍砖
第一次练习ＤＤＲ２走线，欢迎大家拍砖

45.01 KB, 下载次数: 198, 下载积分: 威望 -5

作者: androson 时间: 2012-9-24 18:00
自己先支持一下

作者: yuanzekun168 时间: 2012-9-24 19:21
为什么只走2层呢？

作者: yuanzekun168 时间: 2012-9-24 19:27
有几组要走差分线的（J8和K8），还有间距没检查，

作者: androson 时间: 2012-9-25 09:30

yuanzekun168 发表于 2012-9-24 19:27 9 K, l% d& [5 a! [( | @% P9 }
有几组要走差分线的（J8和K8），还有间距没检查，

只发现ＣＬＫ是差分线，未发现其它的差分信号，请指出，不胜感激。刚查了下间距，确实很多问题，谢谢提醒。还有问题想请教一下，所有的地址线、数据线及控制线都要做阻抗?阻抗的参考平面可以不同？

作者: yuanzekun168 时间: 2012-9-25 09:50
可能方案不一样吧！！

作者: Junhao 时间: 2012-9-25 18:30
打不开

作者: buliaoqq 时间: 2012-9-26 08:55

MX283_2Layer_Escape_Routing_Example.zip (125.4 KB, 下载次数: 112)

作者: androson 时间: 2012-10-9 09:17

Junhao 发表于 2012-9-25 18:30 & z0 G. w$ l- g8 R. \, H0 s
打不开

不是吧，我已经转为ＰＡＤＳ低版本的了，07版本（或稍微低一点的版本）应该就可以打开

作者: 血夜凤凰 时间: 2012-10-20 19:51
如果要求不高的话最好都做成45度蛇行绕等长方式如果是欧美公司的话那就全用圆弧走蛇行等长线一会45度一会儿圆弧那种不是很规范容易被人捉痛脚如果空间有限的话最好所有的线做的误差更小一些那样就算是比较苛刻的客户也找不出毛病了

作者: 血夜凤凰 时间: 2012-10-20 19:53
还有如果空间有余的话可以把线阻之间的间距稍微放大一些至少是一个地孔的距离这个是规范当然板子小的话就算了

作者: Apollo_927 时间: 2012-10-27 15:06
如何入门DDR求解各位大神？！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)