EDA365电子工程师网

标题: allegro导入网表错误 大侠们帮分析分析 [打印本页]
作者: rongsun1123    时间: 2012-9-19 11:22
标题: allegro导入网表错误 大侠们帮分析分析
从orcad里面导网表到allegro，出现以下错误：
7 S: v2 N$ ]; Z  `( l(---------------------------------------------------------------------)2 s4 ^4 @, _9 Q
(                                                                     ). M& `+ C8 `# ~* m7 E2 A
(    Allegro Netrev Import Logic                                      ); @7 s" [' Z! z9 {- W
(                                                                     )
. x& \+ e; \# w. j6 J* U4 }/ t6 R. L(    Drawing          : JC0047EKT2132.brd                             )
: c. B* R. `( ~' x4 i(    Software Version : 16.5P002                                      )
6 H, J) r# u! m6 n(    Date/Time        : Wed Sep 19 10:30:51 2012                      )
( p" P% A; [9 S- X" ~6 r(                                                                     )6 e7 {+ v# F; c0 `9 A/ O0 D3 }
(---------------------------------------------------------------------)
) F( T- v2 n4 p6 K9 F
( @3 i& [: z2 Q0 m6 V: x; O# `; C3 h
------ Directives ------
; I0 A+ ~3 X8 M5 r' l8 g
" i& S+ L8 S& m9 q2 K! WRIPUP_ETCH FALSE;
3 i9 b1 k5 ]- e; p7 X. nRIPUP_DELETE_FIRST_SEGMENT FALSE;; z& G& J7 m8 _- D- W) O
RIPUP_RETAIN_BONDWIRE FALSE;
# l. C* ~% W$ A/ s) S" G& g$ {RIPUP_SYMBOLS ALWAYS;, D. ^- k  _  {* ^1 ~: u
Missing symbol has error FALSE;
: N$ |6 B' x9 N+ p' L% m" B- OSCHEMATIC_DIRECTORY 'F:\SPB16.5EKT2132\SCH\ALLEGRO';( H# r. k* N( E- d
BOARD_DIRECTORY 'F:/spb16.5EKT2132/SCH/allegro';
  p% F, u$ N6 ]  Y+ \/ @OLD_BOARD_NAME 'F:/spb16.5EKT2132/SCH/allegro/JC0047EKT2132.brd';* i. j% }# J6 Y: a
NEW_BOARD_NAME 'F:/spb16.5EKT2132/SCH/allegro/JC0047EKT2132.brd';
3 k& c; ^$ `5 }& t5 q' M( W
$ W1 j+ P: h% u& Y5 X- cCmdLine: netrev.exe -5 -y 1 -n -i
: r2 ]1 t- H* j F:\SPB16.5EKT2132\SCH\ALLEGRO
+ a! `: G0 Y9 P+ W$ }& PF:\spb16.5EKT2132\SCH\allegro\JC0047EKT2132.brd
2 x: k2 p( A; t0 L( I) B+ K3 l! Z! tF:\spb16.5EKT2132\SCH\allegro\JC0047EKT2132.brd% b' e0 z4 ~' T2 ^4 D/ i$ Z- p
& Q4 O8 d( K/ q
------ ; w. }' G2 l9 L8 n& j
Preparing to read pst files ------6 R: \3 F$ Z/ M; a6 X6 z% B$ P
( h1 ^( _9 H! ^1 }' G
Starting to read 0 G3 x4 W4 `9 t
F:/SPB16.5EKT2132/SCH/ALLEGRO/pstchip.dat
- V5 p+ ^  r+ R4 v* s9 W   
1 L. v& A. e' T& B( E1 cFinished reading F:/SPB16.5EKT2132/SCH/ALLEGRO/pstchip.dat (00:00:00.10)
% T8 \  G0 p" D0 A, E7 Q6 w! y: p/ \/ z) Y
Starting to read F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxprt.dat
* w& X* a1 R% a" V7 A   
: n1 y# A* Q. {% l7 x3 i& S6 |$ bFinished reading F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxprt.dat (00:00:00.00)6 i  n' r! D# z
% s! K- _4 V7 v
Starting to read F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxnet.dat 2 Y0 J# I* H$ |1 W
   
+ Q+ h8 m( Q- [9 YFinished reading F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxnet.dat (00:00:00.00)
7 Q; Z& N/ a- d: j
  N% R, _% G  K------
0 o* v6 k; b8 ~: F" O1 B$ M- @% vOversights/Warnings/Errors ------
3 W/ z1 V/ E0 u5 d& P) ?. T* D) v( S
& J5 a: \' J; U5 I+ m9 W
- }& R! e1 h$ H9 }
ERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by
+ U; n( @5 t: p; |! [user "toshiba" on system "TOSHIBA-PC".3 [' ~7 \+ f& h+ t7 V, f- M  D4 U
Resolve lock file and re-run netrev.
# q) e' n6 Y8 b; x/ D
8 _2 Z& B6 y+ T& Z* r: O
% \4 F- u  Q! E* t3 m& c/ Q7 t4 F( @#1   ERROR(SPMHNI-175): Netrev error detected.
% e9 q  Q0 S/ ]+ q/ V9 C" C* _; j5 ^. c& i6 @  b

0 o( K2 i/ Y3 s#2   Run stopped because errors were detected
, W5 T( v9 S5 b0 L) Y2 R6 y. A
- J1 E: _: J% G! S. a  _netrev 7 x+ r: a. }2 F0 x
run on Sep 19 10:30:51 2012" F  j- \6 ^1 o9 Y
   
  v+ A7 ]2 K" ADESIGN NAME : 'EKT2132'
$ A6 F0 ^  L4 U# m9 z  }. Q PACKAGING ON Apr 21 2011 10:02:30% \$ I: o8 |# k! i% P- m1 p) c. X% l

4 u& e* n( V# E  D/ P: q   
1 H2 Y, o* e0 ?9 a- A. OCOMPILE 'logic'
: x0 H" ]) d. U8 _8 c   CHECK_PIN_NAMES OFF( Z* B. K4 u! }/ e2 O& o/ H( Q2 }
   CROSS_REFERENCE OFF
  A) ?, s( R! @) S   
4 U( ?, L  o: Q. oFEEDBACK OFF
9 w  A7 m1 V8 w- R' ]   INCREMENTAL OFF5 l. K1 e+ }/ K
   
/ y8 }( y$ E6 LINTERFACE_TYPE PHYSICAL% {) x- x( P4 m1 N3 \7 s+ D; G/ O
   MAX_ERRORS 500
, q( b* h8 H, Z$ ~# `: i   
8 K5 R* G2 M8 t  fMERGE_MINIMUM 5) U; Q' a; _/ F; z5 A% d; o6 T" P6 j: U
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'. }. P0 i5 }" N( X( i
   
7 A! @) r7 u2 i3 v- B9 WNET_NAME_LENGTH 24
9 [- A7 S. O6 p: L  h4 l   OVERSIGHTS ON
" z: \( o; n* A   REPLACE_CHECK OFF" H7 s4 U: R8 ?$ [2 F. h2 |; K
   
3 ?# e* i/ \8 qSINGLE_NODE_NETS ON
7 G6 z6 Z* i* |+ l   SPLIT_MINIMUM 02 I: v  l. R) f6 @
   SUPPRESS   205 `: e  m5 V/ ^  A
   / p9 l; g2 y8 {' N- s# c  [
WARNINGS ON0 h& [' a! H5 G; W5 s
+ ^; X: s% }# l; N5 r* f$ j
  2 errors detected9 f( o1 ~- I1 t. V. \
No oversight detected; j% D- o1 }+ {" n$ u
No warning detected& ?( Y1 Z' v  w0 O$ l
- K" A% q# D' a4 z
cpu time      & d1 N/ t5 E8 I; l3 u
0:00:324 R  m5 x8 k3 K* }( }' W; e+ A
elapsed time  0:00:003 G( T8 S  V- \4 _4 \  ?5 U
# R1 c# B1 r" H
大侠们帮看看，先谢过。
作者: rongsun1123    时间: 2012-9-19 11:24
自学习allegro以来，还未成功导入到网表，走过路过的各位大侠一定要帮帮忙啊
作者: yangjinxing521    时间: 2012-9-19 11:27
路径没设置好，还有封装没对应上。。。
作者: rongsun1123    时间: 2012-9-19 11:45
yangjinxing521 发表于 2012-9-19 11:27 ) u1 x+ L3 |9 j: a- h* v, e
路径没设置好，还有封装没对应上。。。
# g; c6 W3 T8 [
7 ]( f# |/ v3 W
请帮忙看看，封装有问题是跟这个有关系吗？3 b0 u# a) B* T, F
在pstchip.dat里面，我自己做的一个6PIN的连接器，提示PINUSE=UNSPEC：
2 ^# Y5 Q- [( o4 B1 @primitive 'CONN_6PIN_CONN_6_CONN_6PIN';
1 E& r  M, i  q5 N2 W# j+ g  pin
8 I3 F" H+ F% T' B0 P& l+ _    '1':
4 r, h; k# U2 p2 M' {. w$ K      PIN_NUMBER='(1)';5 b  \) T5 e3 P3 l- w
      PINUSE='UNSPEC';0 W- r9 D7 G# h& m$ ]
    '2':
3 o# b7 q. O! L3 n4 L. K' H      PIN_NUMBER='(2)';
9 \3 D% r, l; [/ _/ V, j      PINUSE='UNSPEC';9 P2 Y6 _1 p. F
    '3':
. H2 z" [' ^: H! _      PIN_NUMBER='(3)';: B& k8 v) s( ~: n. ?$ k. {* _
      PINUSE='UNSPEC';
- i' b; ]0 W9 a! ]# q" u    '4':
; V; F2 x& O7 |4 g      PIN_NUMBER='(4)';3 b( Q' u+ y- a. T. `
      PINUSE='UNSPEC';& e$ Q# `; t" K9 x+ h2 q
    '5':& \$ {% {# S$ _% Y( I4 K
      PIN_NUMBER='(5)';3 F5 a. O- w; J  S3 n( m/ q
      PINUSE='UNSPEC';
4 E  R6 p+ {& s7 W    '6':
" }' W" Z8 F; L; A/ d  @      PIN_NUMBER='(6)';
% ?% h0 p! M6 o/ P      PINUSE='UNSPEC';
5 T% B# L6 {4 p1 }9 j  end_pin;
# g* B: W$ v( a8 v0 D) f! ~  body
, q! J% [; m7 X* z" q) [    PART_NAME='CONN_6PIN';
- w0 |, ?+ D* C! f5 Q    JEDEC_TYPE='CONN_6';
) \% f, g# S5 h, j2 u0 y    VALUE='CONN_6PIN';
) `; M1 x& m. a" ^1 X7 B) l' l  h# X+ C  end_body;
- s9 ?; _+ w8 `4 \! m& o+ m1 P% _2 Q* r5 R, B0 Y
如果是，要怎么改？
作者: yangjinxing521    时间: 2012-9-19 11:51
rongsun1123 发表于 2012-9-19 11:45 & ]( D. J7 D% [7 K8 i( e, e
请帮忙看看，封装有问题是跟这个有关系吗？
# }$ r: Z% B& t: T/ U- ~在pstchip.dat里面，我自己做的一个6PIN的连接器，提示PIN ...
) S5 ^9 r* c" a; W9 D
PIN没有定义名字吧。。换个PIN类型试，PASSIVE...
作者: dzkcool    时间: 2012-9-19 13:11
错误提示：
0 B7 ]# {7 ]) h$ A' LERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by , S2 E0 X4 C0 p5 C5 b( f& X) L& T6 k1 v; c- o
user "toshiba" on system "TOSHIBA-PC".8 v* i0 W& s1 F+ _% d5 Z! m- t9 V  u+ o* ?# s$ z9 y: C
Resolve lock file and re-run netrev.% v+ ~0 b8 V$ D
说明"JC0047EKT2132.brd"文件被锁定了，要到File->Properties解锁，如果有密码还需要输入密码才能解。
作者: rongsun1123    时间: 2012-9-19 16:30
自己弄了半天，情况变这样了：
1 K" |) _; P  e7 n直接从Orcad直接传递网表到pcb edit，就会报错中断。如果单从orcad里导出网表，再在pcb edit里面import logic，就可以导入网表和封装。不过IC的引脚方向变了，全部重叠到一起了
0 o% A! c" z$ p! N4 L# i5 G7 r9 X# o" v  m/ U7 W8 `
错乱了。。。
作者: rongsun1123    时间: 2012-9-20 13:32
dzkcool 发表于 2012-9-19 13:11 , m' N4 k# w2 X. g; [
错误提示：
5 m8 r! Q" W. I5 M$ F3 _ERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by , S2 E0 ...

6 h5 o8 e4 p) K  v" g% j4 u" U错误提示：+ L. W/ i5 m. }3 u6 k: @
ERROR: File "JC0047EKT2132.brd" was locked on date " K3 x' B+ ?: h( D
"Thu Sep 20 13:14:53 2012" by user "toshiba" on system "TOSHIBA-PC".
) A9 y5 K  M- U, N! \Resolve lock file and re-run netrev.$ r8 X% S2 u" T
8 O5 l' l9 V4 n6 V! `9 Q
按提示，是brd文件被锁定了，进入file--properties. unlock是灰色的，而且我此前没设定过密码锁定。

无标题.jpg (3.98 KB, 下载次数: 0)

无标题.jpg
作者: LOVE℃ωêi    时间: 2012-9-21 14:13
同问！
作者: wy408287604    时间: 2012-10-22 21:56
WARNING(SPMHNI-192): Device/Symbol check warning detected.+ s/ d8 X4 U2 y- `7 l

( f% f- V% G' p, x5 L8 qWARNING(SPMHNI-337): Unable to load symbol 'SIP2-4' for device 'CAP POL_SIP2-4_470UF': WARNING(SPMHUT-127): Could not find padstack PAD1_5D1_1.
' Z9 d& Q: n' H4 d) H    due to ERROR(SPMHDB-274): Unable to load flash symbol F150_180_070 (Check PSMPATH setting for this symbol).8 [% k6 l; h% y7 Z7 u
无法载入，是为什么呢
作者: marco_ma    时间: 2012-10-22 22:12
你做的封封闭是真FLASH或都你填了假FLASH数字，但PCB板上是没有FLASH的模板，你现在的报错是说FLASH不匹配，应该是你的SIP2-4这个封装上的焊盘出了问题，你把封装打开，看下每个焊盘的FLASH是否有问题，
作者: 蝶泪之舞    时间: 2012-10-24 16:04
导网表时原理图不能有半点的差错，好好检查原理图吧~~~



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2