EDA365电子工程师网

标题: allegro导入网表错误 大侠们帮分析分析 [打印本页]
作者: rongsun1123    时间: 2012-9-19 11:22
标题: allegro导入网表错误 大侠们帮分析分析
从orcad里面导网表到allegro，出现以下错误：
# G1 ?, [& r* C4 e: e' Z% h! x(---------------------------------------------------------------------)
, t8 P! u/ i: y! A# s) ]$ G5 Y(                                                                     ). E7 P, Y$ N; H# n6 d8 R0 l* z
(    Allegro Netrev Import Logic                                      )
4 H5 n: i3 g# T! f$ a! @2 A(                                                                     )
9 s& L) X) @9 n' U) {$ H$ F  j! i(    Drawing          : JC0047EKT2132.brd                             )
8 y# y; c& k9 g(    Software Version : 16.5P002                                      )/ h- [! j( F3 T# c, O
(    Date/Time        : Wed Sep 19 10:30:51 2012                      )9 s2 t& l6 C5 Y" Q: ?. d1 g
(                                                                     )% b" z5 B2 F0 {# d6 I
(---------------------------------------------------------------------)$ o( j2 I0 S+ Q9 T% Y

0 ^2 ^; X6 u4 P
. Q5 E, k! Q8 y& T1 n  \( D% }' t------ Directives ------- q/ ?7 b$ q7 H, h/ s8 n( n
* L5 F( Z8 L  a, x$ Q1 y* |7 g
RIPUP_ETCH FALSE;
# ~- y: x1 Z" [  y  yRIPUP_DELETE_FIRST_SEGMENT FALSE;8 o5 ]$ D" V" P. n; u1 j9 R
RIPUP_RETAIN_BONDWIRE FALSE;
" j' l1 H; m/ B  j# b% I8 eRIPUP_SYMBOLS ALWAYS;
8 H( R/ ]2 }, v8 ^/ KMissing symbol has error FALSE;: ?4 I" F+ x) [% b
SCHEMATIC_DIRECTORY 'F:\SPB16.5EKT2132\SCH\ALLEGRO';
  G+ O& J$ f6 E6 L# H1 IBOARD_DIRECTORY 'F:/spb16.5EKT2132/SCH/allegro';4 \0 U* H( c3 e$ u4 M( G
OLD_BOARD_NAME 'F:/spb16.5EKT2132/SCH/allegro/JC0047EKT2132.brd';
, o! B- K- }& Z7 J6 N' RNEW_BOARD_NAME 'F:/spb16.5EKT2132/SCH/allegro/JC0047EKT2132.brd';) |& b' ]: q9 d; r
4 m/ _6 G" d1 x; W
CmdLine: netrev.exe -5 -y 1 -n -i) J* a1 p3 N$ X( R$ {. B/ ?4 [( ?
F:\SPB16.5EKT2132\SCH\ALLEGRO
! [4 P( j; K0 c* \$ q, v/ W9 s" ]* A4 wF:\spb16.5EKT2132\SCH\allegro\JC0047EKT2132.brd
0 y7 }) P$ r. PF:\spb16.5EKT2132\SCH\allegro\JC0047EKT2132.brd
% p# P8 g! j3 V' _8 w' c  @
4 _  r8 `8 X( P+ F; U; U/ N4 @------ 9 x! Y5 z- y& n" y  J! c% M
Preparing to read pst files ------! A8 v+ ~! g9 t7 }3 G7 X7 b5 N$ j
' T4 `- u  n1 @4 D* s( k- v+ r, v
Starting to read
8 m# w- b; w2 c+ v# yF:/SPB16.5EKT2132/SCH/ALLEGRO/pstchip.dat 3 [  l# ?$ f- g$ }* V
   
$ ^8 r9 u+ W- h3 eFinished reading F:/SPB16.5EKT2132/SCH/ALLEGRO/pstchip.dat (00:00:00.10)  {1 ^) p$ x4 s" n5 K( v

- f) k/ M: b( o% }% X8 L& i( uStarting to read F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxprt.dat
* u3 j! C+ ]8 }0 }2 Q2 D" v" {   
# h8 l6 y/ l! v/ V0 k6 P2 b: \. s) aFinished reading F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxprt.dat (00:00:00.00)
, z- v8 R/ B) @& o3 U1 }1 s: b0 J' @" X+ E- b9 |
Starting to read F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxnet.dat
+ Y9 ~- H1 v# z2 q9 y7 l   9 b9 E! V( A) @4 p/ s- s
Finished reading F:/SPB16.5EKT2132/SCH/ALLEGRO/pstxnet.dat (00:00:00.00)
! q7 u7 I- r2 S3 V" w' W  n$ z# F, B9 Q: b5 |, Q/ [* |
------ 3 T) R! y7 g/ L. G& P0 C
Oversights/Warnings/Errors ------% P) p; x; j: M# U/ k/ D9 j' _
; |  u/ Z5 C) g" J- K8 p* c9 b

1 |/ I8 z& `! H/ e# Y
* h: W& I1 K( s  r1 LERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by
2 n7 x1 F0 ?0 @5 h7 Guser "toshiba" on system "TOSHIBA-PC".
9 T$ e1 [3 m( Y6 U9 Z; u+ ]8 t+ wResolve lock file and re-run netrev.
# A5 T2 g& B; n0 D
: e4 B% W0 \: M9 L5 e) }
) c) |4 |% L7 F: k; A#1   ERROR(SPMHNI-175): Netrev error detected.
: h) \8 A: z% H/ J; x8 u& u
6 M( x. x- d! Z' R, h! R* x8 [
- C- I  n+ [4 L#2   Run stopped because errors were detected: b6 R5 @6 G  a5 U) M

8 B" S% P$ U3 I3 }netrev
5 C4 k% m, q$ P5 l- X! e2 ?2 y4 lrun on Sep 19 10:30:51 2012) |' C' D" P  p9 U
   
) c; y# _0 m+ r! C0 b( V9 vDESIGN NAME : 'EKT2132'2 C# N/ Z2 T& a5 _
PACKAGING ON Apr 21 2011 10:02:30
1 ^* z% K# d8 M4 `9 Q+ l! x& d4 A% h. T
   ( r: ?& W$ u( L4 S3 |/ f
COMPILE 'logic'9 n4 `, B! P, L) S! Y
   CHECK_PIN_NAMES OFF
0 c7 _7 K0 K) u0 A  V  i( J   CROSS_REFERENCE OFF
% \; F0 ^5 ?( e3 j7 d   
0 W8 [8 k2 N1 N0 LFEEDBACK OFF2 f$ `: o2 k4 J+ e8 Y2 R0 w
   INCREMENTAL OFF3 I% W9 M0 P( J8 P  o$ [! ?8 i& o
   4 D$ k, ?% |' y- s$ c
INTERFACE_TYPE PHYSICAL* i9 t) s, M) p
   MAX_ERRORS 5008 ?) Y+ x% Y- }6 z% |. P' C
   % a# a+ G2 J8 T0 W( r
MERGE_MINIMUM 5$ V, U1 d' f. k& t4 j
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'4 {* ~, Z4 D0 k4 F; B) b1 \1 O
     |0 B. g: t/ J
NET_NAME_LENGTH 24! W3 W( i8 Y3 ]8 I
   OVERSIGHTS ON  R! i) ~6 D' {  j7 W) ]
   REPLACE_CHECK OFF- T. h# j9 b, v
   
" ?5 Y9 e1 B4 k3 D* c& USINGLE_NODE_NETS ON9 T1 Q  Z/ ?" N- E" R, o- [
   SPLIT_MINIMUM 0; z# V& i, g% j
   SUPPRESS   20
8 S) N5 o  B, D! G/ Y) A5 Q* ]. S0 K) y' t   7 W0 G- O+ x/ d+ Y$ m
WARNINGS ON, W) i( f; |2 W3 R/ u% I3 d

- v( Q  W* _( `+ i& f" N$ d  2 errors detected
/ a1 J; B" X% @* P No oversight detected6 u' E0 p( \1 |# v% m' g) b* x
No warning detected3 ^1 h9 R) y" K$ _* \

( f  R7 r& P' R" w; ^cpu time      8 f/ [) N2 @! j
0:00:32
5 L; J7 B& q+ Z) B  X: Welapsed time  0:00:001 B: |/ q' o6 [, X# t
6 _0 o" r  q+ J7 W1 q
大侠们帮看看，先谢过。
作者: rongsun1123    时间: 2012-9-19 11:24
自学习allegro以来，还未成功导入到网表，走过路过的各位大侠一定要帮帮忙啊
作者: yangjinxing521    时间: 2012-9-19 11:27
路径没设置好，还有封装没对应上。。。
作者: rongsun1123    时间: 2012-9-19 11:45
yangjinxing521 发表于 2012-9-19 11:27
; F4 Z7 V; S8 ^) c  I3 j# c$ |路径没设置好，还有封装没对应上。。。
6 l. \# E! }% F) ?: T0 M# @
6 e- W$ w0 c" J
请帮忙看看，封装有问题是跟这个有关系吗？
% U) f' ]# Q- t: l在pstchip.dat里面，我自己做的一个6PIN的连接器，提示PINUSE=UNSPEC：
- o+ M$ R, T0 z9 O4 @* W( M& y1 B0 Yprimitive 'CONN_6PIN_CONN_6_CONN_6PIN';
) c# p: k4 P7 M0 z- D: R0 p  pin
% W5 V1 E1 f% V/ w    '1':& j' ~2 K4 b2 i7 z
      PIN_NUMBER='(1)';
4 S+ R2 b# L+ b9 o      PINUSE='UNSPEC';
$ j2 p8 [; |3 `& N  k    '2':  j/ l# W2 t- D4 @$ n" D
      PIN_NUMBER='(2)';' Y9 N* I# z2 _' g3 X
      PINUSE='UNSPEC';
  d0 B- q) ?2 f6 O( ~, I; e    '3':6 q9 o. [% k6 P# B3 u
      PIN_NUMBER='(3)';, U& M. s6 Q: I1 D
      PINUSE='UNSPEC';
7 p& V2 }/ u% v& H! a+ T9 @    '4':$ |3 }  [. \8 ~- H
      PIN_NUMBER='(4)';5 Z; y8 H" G2 F# |& S. w( F" I' J
      PINUSE='UNSPEC';. ~* H  d$ t/ F) N4 r9 E% Z: x# u% ?9 c
    '5':: q  o# m7 [5 v: c! K
      PIN_NUMBER='(5)';5 t: O4 t9 |: E: l" ~, _
      PINUSE='UNSPEC';
$ T/ ^6 `' r7 f/ B! Z1 B2 d    '6':
5 ?! _$ c$ O' ?      PIN_NUMBER='(6)';, Q4 B1 Z9 R2 F
      PINUSE='UNSPEC';2 V" b  C8 o- ~9 K( Q5 H4 O
  end_pin;
& X2 V' {. t! N8 {! _* t- H  o  body- R4 h& j8 t, l: s
    PART_NAME='CONN_6PIN';9 Z" |# A# T! p" D2 p! W
    JEDEC_TYPE='CONN_6';- R0 H7 d, _+ e% S4 R* }
    VALUE='CONN_6PIN';# s% Q/ Y+ N" u
  end_body;* a7 n6 L' Z* P; L4 q3 r

) T1 O0 E, n  @9 Z如果是，要怎么改？
作者: yangjinxing521    时间: 2012-9-19 11:51
rongsun1123 发表于 2012-9-19 11:45
: h, i" K" Z4 x( \# P) ~请帮忙看看，封装有问题是跟这个有关系吗？2 d' @9 \1 t. J- o
在pstchip.dat里面，我自己做的一个6PIN的连接器，提示PIN ...

) H' `/ x3 {- i% T' {PIN没有定义名字吧。。换个PIN类型试，PASSIVE...
作者: dzkcool    时间: 2012-9-19 13:11
错误提示：, A8 J& o, b, U6 V* ]" P( G! |/ `
ERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by , S2 E0 X4 C0 p5 C5 b- |& U' E4 ]8 w
user "toshiba" on system "TOSHIBA-PC".8 v* i0 W& s1 F+ _% d5 Z! m- t% n3 k+ \& u3 v" M" M
Resolve lock file and re-run netrev.
1 h( v7 N# L# ^+ }! b/ ~! b5 x说明"JC0047EKT2132.brd"文件被锁定了，要到File->Properties解锁，如果有密码还需要输入密码才能解。
作者: rongsun1123    时间: 2012-9-19 16:30
自己弄了半天，情况变这样了：
: _! u5 w0 W8 j, s5 p直接从Orcad直接传递网表到pcb edit，就会报错中断。如果单从orcad里导出网表，再在pcb edit里面import logic，就可以导入网表和封装。不过IC的引脚方向变了，全部重叠到一起了  \; i, i5 d. s5 [

' \+ r4 f# h; j2 c7 o1 Y错乱了。。。
作者: rongsun1123    时间: 2012-9-20 13:32
dzkcool 发表于 2012-9-19 13:11 & V6 Q4 N: d' o, S
错误提示：
# a( |# |" K4 G3 S8 }6 EERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by , S2 E0 ...

) [( T  c- h. o% v% ^错误提示：
2 b# O& Y8 N; Y' O/ m3 b# KERROR: File "JC0047EKT2132.brd" was locked on date
0 Y8 Q& Z) p( Y% W8 k7 T$ D"Thu Sep 20 13:14:53 2012" by user "toshiba" on system "TOSHIBA-PC".
  i- m% y9 \- v% Z8 _Resolve lock file and re-run netrev.
$ f2 _/ x' h4 N4 Y) R+ D- n" a' S! V8 Z
按提示，是brd文件被锁定了，进入file--properties. unlock是灰色的，而且我此前没设定过密码锁定。

无标题.jpg (3.98 KB, 下载次数: 0)

无标题.jpg
作者: LOVE℃ωêi    时间: 2012-9-21 14:13
同问！
作者: wy408287604    时间: 2012-10-22 21:56
WARNING(SPMHNI-192): Device/Symbol check warning detected.) w& u& S0 w7 ]" _5 A
. o: T& j+ d) Q* Q0 F( {2 E
WARNING(SPMHNI-337): Unable to load symbol 'SIP2-4' for device 'CAP POL_SIP2-4_470UF': WARNING(SPMHUT-127): Could not find padstack PAD1_5D1_1.
2 w; ]2 y+ G5 @9 @1 J& U: ?5 f    due to ERROR(SPMHDB-274): Unable to load flash symbol F150_180_070 (Check PSMPATH setting for this symbol).. ?+ l1 t, T5 s- v, P/ T, N8 u0 _
无法载入，是为什么呢
作者: marco_ma    时间: 2012-10-22 22:12
你做的封封闭是真FLASH或都你填了假FLASH数字，但PCB板上是没有FLASH的模板，你现在的报错是说FLASH不匹配，应该是你的SIP2-4这个封装上的焊盘出了问题，你把封装打开，看下每个焊盘的FLASH是否有问题，
作者: 蝶泪之舞    时间: 2012-10-24 16:04
导网表时原理图不能有半点的差错，好好检查原理图吧~~~



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2