EDA365电子工程师网

标题: 关于Dly（信号延迟）显示的问题 [打印本页]

作者: ji_wei_li 时间: 2012-9-18 16:07
标题: 关于Dly（信号延迟）显示的问题
大家好，想请教大家一个问题。
我在setup->suer preference 中进行了设置，设置的选项如下所示；后来在某个地方看到还要进行display->parasitic操作，于是也进行了相应的操作，之后进行connect时，还是不能显示Dly这个提示信号延时的小框图。
我想问的是，我是不是还有某个地方没有设置，为什么一直不成功呢？

QQ截图20120918152755.png (37.56 KB, 下载次数: 1)

QQ截图20120918153006.png (4.47 KB, 下载次数: 0)

作者: ji_wei_li 时间: 2012-9-19 09:25
大家可以试着帮忙解释解释吗？

作者: a20061475 时间: 2012-9-19 13:15
你设置规则了吗（就是CM）

作者: ji_wei_li 时间: 2012-9-19 14:38

a20061475 发表于 2012-9-19 13:15
5 ]' Z* J; \2 n4 o( K* q" o( m你设置规则了吗（就是CM）

你好，你说的是在setup->constraints这里面设置吗？

作者: a20061475 时间: 2012-9-20 21:32
对。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)