EDA365电子工程师网

标题: 请教个关于晶振的问题 [打印本页]

作者: superlish 时间: 2007-11-29 11:35
标题: 请教个关于晶振的问题
对于不同的晶振插件的或者贴片的等等有哪些需要包地处理？那些是不能在其表面下走线的？哪些是都不能走线的？
对于晶振的背面能不能放置电容电阻之类的小器件？？

作者: changxk0375 时间: 2007-11-29 12:13
提示: 作者被禁止或删除内容自动屏蔽

作者: GHOST 时间: 2007-11-29 13:22
这东西还蛮讲究的

学习了

作者: superlish 时间: 2007-11-29 13:29

作者: protel 时间: 2007-11-29 22:10

原帖由 GHOST 于 2007-11-29 13:22 发表 $ D# ~9 x8 P$ F, Y2 ^
这东西还蛮讲究的学习了

板子看过不少,还真没注意到这个问题.

,要开始留意别人画出来的板子了.也是一种学习.

作者: zqy610710 时间: 2007-11-30 09:56
提示: 作者被禁止或删除内容自动屏蔽

作者: superlish 时间: 2007-11-30 18:11

原帖由 protel 于 2007-11-29 22:10 发表 8 F+ ~* _2 q# {, C8 i6 T- S b

$ j8 h/ t2 K; R+ N. i8 f: \
3 W9 j9 d0 \1 B2 a4 [$ Q3 |0 L% v板子看过不少,还真没注意到这个问题.,要开始留意别人画出来的板子了.也是一种学习.

呵呵我也是这么认为的

当各种意见不一致的时候自己也不会这时如果有一块板已经作出来成品的而且是通过了的
这时把它为参考对照各种意见自己也能有一定的选择

作者: Allen 时间: 2007-12-3 08:37
提示: 作者被禁止或删除内容自动屏蔽

作者: superlish 时间: 2007-12-3 09:11

原帖由 allen 于 2007-12-3 08:37 发表
" P; t0 L$ r# l1 _贴片的晶振可以不包地，插件的最好包一下。

晓得啦

作者: zhongshengmail 时间: 2007-12-12 13:41
大家能不能讨论一下，贴片的为什么不用包地，直插的就要包地。

作者: kevin 时间: 2007-12-12 14:14
学习了

作者: Allen 时间: 2007-12-13 08:55
提示: 作者被禁止或删除内容自动屏蔽

作者: GHOST 时间: 2007-12-13 13:14
如果层叠不一样也就是说器件放顶层第二层是电源那么需要在贴片晶振下电源处挖出快做地的吗？或者说是不是平面本身就起一个屏蔽作用无论她是作为地或者电源只要不跨区就OK了？？

作者: Allen 时间: 2007-12-13 14:04
提示: 作者被禁止或删除内容自动屏蔽

作者: GHOST 时间: 2007-12-13 14:11
谢了

作者: forevercgh 时间: 2008-1-3 08:51
标贴晶振满足不在晶振下走线，且晶振尽量靠近IC pin就足够了

作者: sleepyingcat 时间: 2008-1-3 11:02
我也来凑热闹，呵呵！
个人认为所有的晶振最好都不要在下面走线，但是如果有地平面或者电源平面相隔后的其他走线层面可以正常走线的。
还有一个是晶振背面贴器件的问题，个人认为：表贴的晶振无所谓，但是不能是插件的器件，而插件的晶振是不能这样做的，这个是考虑到工艺的流程问题，单板上如果有插装的器件，如果比较节约成本和常用的贴片方式是波峰悍，这种工艺路线要求BOTTOM面的表贴器件距离插件的PIN最少为4毫米，也就是120MIL。

作者: sleepyingcat 时间: 2008-1-3 11:04
忘记一点就是晶振下面不要打孔，特别是其他的网络过孔。

作者: butterfl6 时间: 2008-1-4 09:33
以前做了好多笔记本的主板，用的都是贴片的，当时是器件下面前部是地，6层板就6层都是地，包括电源层，那个都单独给挖快地，背面当热也不会放器件。
后来有做了一些手机板，上面的晶振下PIN点下面不走线就可以，铺上地，再隔层的就什么线都可以走了。晶振地PIN下面可以走线。
为什么笔记本和手机的要求不一样就不知道了，难道是每个公司的要求不一样。

作者: liuhanxin_HAMP 时间: 2008-1-5 10:43
应该说是每个公司的做法不一样，一般都要求不可以走线，包地就要看具体情况了，有的包有的不包..

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)