EDA365电子工程师网

标题: Expedition 黄色的飞线肿么回事，看图 [打印本页]
作者: xiesonny    时间: 2012-8-26 20:42
标题: Expedition 黄色的飞线肿么回事，看图
本帖最后由 xiesonny 于 2012-8-26 20:43 编辑
) p0 r$ c0 a. q. x- p" S4 b- A" N- `! P
不知怎么出来的，拉了线了，知道的解答下。 # I$ v: q2 m3 p
作者: 张湘岳    时间: 2012-8-26 20:58
把左边Ordered&Routed Netlines那个√关了就行了。
作者: xiesonny    时间: 2012-8-26 23:32
谢谢解答，我知道关了那个就可以了，问题是，别的网线不用关也没有呀，你那是治标不是治本呀。
作者: xiesonny    时间: 2012-8-27 07:30
已经解决了，是那个网络定义了拓扑的原因，恢复标准就可以了。
2 K3 }7 W& X& G% P9 x
作者: 张湘岳    时间: 2012-8-27 09:13
xiesonny 发表于 2012-8-27 07:30
0 b: J1 ~0 ]- w: u已经解决了，是那个网络定义了拓扑的原因，恢复标准就可以了。
7 W: r7 S: }- P1 L
你说的那个拓扑是不是在CES里面设置的那个拓扑结构啊？我学习mentor时间不长，还请多多指教。有的时候拓扑设置的不对的话线连不上的，前几天还出现过这个情况。
作者: xiesonny    时间: 2012-8-27 09:36
张湘岳 发表于 2012-8-27 09:13
) d9 t9 o/ j# [8 Z" a/ [你说的那个拓扑是不是在CES里面设置的那个拓扑结构啊？我学习mentor时间不长，还请多多指教。有的时候拓扑 ...
5 {" s% y. q# R
是的，是CES里面那个拓扑结构。我学习几年了还未入门呢。
# u6 R, O+ P8 Q9 x, s3 m对了，顺便问一下，CES可以不关闭的情况下，规则起作用吗？比如在CES修改一下铺铜间距，又点了更新所有。看PCB的铜没变化。关了CES才起作用。感觉很麻烦。
作者: 张湘岳    时间: 2012-8-27 10:46
xiesonny 发表于 2012-8-27 09:36
7 z* ?! a! V% I6 f' Z! `是的，是CES里面那个拓扑结构。我学习几年了还未入门呢。
' W, f; w/ d- S对了，顺便问一下，CES可以不关闭的情况下，规 ...
& g8 o: \( `; }8 O
有的可以有的不能吧，等长什么的那些可以，然后拓扑那些也可以，如果更改了然后更新所有都不行的话那就必须得关了。我一般是几个人合作的，不关的话别人没法用啊呵呵。。
作者: 冰妖石    时间: 2012-10-11 15:59
兄弟如何恢复标准，我折腾半天没有恢复呀，求解!谢谢！
作者: xiesonny    时间: 2012-10-11 16:42
冰妖石 发表于 2012-10-11 15:59 ( M; s6 {) i" }0 h
兄弟如何恢复标准，我折腾半天没有恢复呀，求解!谢谢！

% n0 {8 c; v9 ?. a0 X$ }! [进入CES，将你定义了拓扑的网络定义成MST，就可以了。" O/ I$ x  n# Q- Q6 d( G/ a" P' h
作者: 冰妖石    时间: 2012-10-11 17:03
xiesonny 发表于 2012-10-11 16:42
( X  Z1 t/ n5 Y5 {2 |1 M进入CES，将你定义了拓扑的网络定义成MST，就可以了。
/ [& r( M( R# }1 x9 V
这样不行的呀！因为后面是ordered属性，没法修改成MST呀

未命名.JPG (23.84 KB, 下载次数: 1)

未命名.JPG
作者: 冰妖石    时间: 2012-10-11 17:04
xiesonny 发表于 2012-10-11 16:42
! F- |/ S0 ]+ W9 V7 I9 q8 Y6 x进入CES，将你定义了拓扑的网络定义成MST，就可以了。
, a! u- j) I: k; X( ^" d
你那可以修改是因为ordered属性是NO,我现在是yes呀!
作者: xiesonny    时间: 2012-10-11 19:49
本帖最后由 xiesonny 于 2012-10-11 20:45 编辑
* h7 k8 m( I' r( v
冰妖石 发表于 2012-10-11 17:04
* S+ t1 F. p& \( B* c  k8 D你那可以修改是因为ordered属性是NO,我现在是yes呀!

9 |( g" l, [! K% T. I* D- ~
4 }  A; |3 [" l; fordered属性是YES肿么不可以呢，你看图。! @1 v" i. C7 i0 v$ H; C- [. x# Q/ W
作者: li_suny    时间: 2012-10-11 22:46
这个飞线是可以存在的，它表明此线是进行了拓扑规划并完成布线的（ordered and routed netlines），如果删掉完成的布线，则飞线的颜色会变成粉色（ordered and opened netlines）。8 K2 X/ W/ {! |" A$ z1 B6 _' |

, B& Q5 [6 x2 O2 \当网络不是MST时，表明此网络是设计者进行规划的Ordered，则此飞线会出现，起到提示作用，没有其它影响。
, T2 P, \3 }! ]2 z" X0 \8 j6 G2 \% a
CES不用关掉也可以更新PCB，只需要点击右下角3个小灯最右边的就可以更新了，当CES设置变化时，此灯会变成黄色，点击后变成绿色表明CES和PCB同步！
作者: xiesonny    时间: 2012-10-12 07:19
本帖最后由 xiesonny 于 2012-10-12 09:02 编辑
+ o4 |5 V9 T6 j, S5 d: d  t4 j5 n+ l. z2 m# r: L
谢谢楼上，看得出您是高手，说得比较详细，那个不用关闭CES也能更新的问题我已经解决了，一次无意中看外国的DEMO看到了这样的操作，
5 S0 `0 C" u* t/ j: y: r9 F
: I1 W( V. P7 ?8 z; u* {3 H! o
作者: li_suny    时间: 2012-10-12 09:59
可以先不做Cell（空着），但是是要建Part的，因为Part才代表了元器件，不同的器件用不同的Part Number代表，生成器件清单也是以此为依据的。Sym不能代表器件，例如电阻电容类器件，有很多种，原理图中可以用同一个Sym。
! q5 [, ^: m+ U- e( c8 Q9 CEE7.X后我基本山就不用Netlist流程了。
作者: 冰妖石    时间: 2012-10-12 10:02
xiesonny 发表于 2012-10-11 19:49
8 i, b# V( y' P2 u. E+ o; o6 Yordered属性是YES肿么不可以呢，你看图。

8 a2 h  R! v2 m# q% \我用的是2005版本，修改的时候就没有提示窗口弹出来，后来我将那些不能修改的重新建constraint classes后现在就能修改了。非常感谢！
作者: xiesonny    时间: 2012-10-12 10:06
li_suny 发表于 2012-10-12 09:59 * E" u* c5 E: D
可以先不做Cell（空着），但是是要建Part的，因为Part才代表了元器件，不同的器件用不同的Part Number代表， ...
3 C6 u5 ?0 s7 T& m# }
灰常灰常感谢你，你说的方法，我试了一下，的确如此，画原理图用PART，CELL先不弄，这样就差不多达到效果了。2 ~; _  W' F, y7 a% E6 k
现在EE整个流程就基本顺了。原理图，编号出清单，出PCB，出光绘。
2 U7 K; V/ {* U* X/ `- X说句题外话，其实DX挺好用的，很多人说不美观，换一下字体及大小，就很漂亮了，
/ D/ E  x% s/ N6 _6 G4 w功能上还是很强的，如一条线插入元件直接插入就可以了。还有元件或者属性NET复制，很智能
作者: zhongyiwaiting    时间: 2012-10-12 10:16
本帖最后由 zhongyiwaiting 于 2012-10-12 10:18 编辑
2 w+ k2 G# _1 |; a1 v
li_suny 发表于 2012-10-12 09:59 8 m/ U2 E/ d" R+ ~. b
可以先不做Cell（空着），但是是要建Part的，因为Part才代表了元器件，不同的器件用不同的Part Number代表， ...
8 ]% y9 {3 Y0 \2 r- l# O

/ V" w. B0 W) U0 ^8 v不明白你说的:可以先不做Cell（空着）...
! k7 V) j+ J; Y( j5 k能说详细些!!!
作者: 冰妖石    时间: 2012-10-12 10:27
li_suny 发表于 2012-10-11 22:46
9 l; P5 }9 b6 ?% M+ ]7 I, f/ i这个飞线是可以存在的，它表明此线是进行了拓扑规划并完成布线的（ordered and routed netlines），如果删掉 ...
. H  ]+ K8 h/ z* I. H1 s
请教下,2005版本上没有看到右下角有灯呀，怎么设置才有?
作者: 冰妖石    时间: 2012-10-12 10:29
zhongyiwaiting 发表于 2012-10-12 10:16 " o3 R! v7 ?/ Y& U/ ?1 _: w
不明白你说的:可以先不做Cell（空着）...7 q4 H; E; z* `4 O  l
能说详细些!!!

, l/ ?" R0 O' z3 j6 }( U9 g我想就是PCB的封装不用建，先画你的原理图就了,出BOM之类的都不会影响.
作者: zhongyiwaiting    时间: 2012-10-12 10:35
本帖最后由 zhongyiwaiting 于 2012-10-12 10:39 编辑   ^+ K3 B, ~) P+ C5 L; g2 j
冰妖石 发表于 2012-10-12 10:29
5 B7 H  W4 w$ K我想就是PCB的封装不用建，先画你的原理图就了,出BOM之类的都不会影响.

- i2 J; b' M  `6 j2 S0 q: v+ b8 w, _  X! L. ^. v, c
???
作者: zhongyiwaiting    时间: 2012-10-12 10:38
xiesonny 发表于 2012-10-12 10:06 & j4 f: ^" `/ \8 d9 b
灰常灰常感谢你，你说的方法，我试了一下，的确如此，画原理图用PART，CELL先不弄，这样就差不多达到效果 ...
- m: D) d% w6 h! z
你创建的PDB(pat number)有没有关联CELL?不然在Expedition中如何DO?
作者: 冰妖石    时间: 2012-10-12 10:44
这种就是先不管PCB只管原理图的做法,要做PCB的时候还是得画上cell的。
作者: xiesonny    时间: 2012-10-12 10:46
li_suny 已经说得很明白了呀。先不做CELL的意思是，只有SYM+PART就可以画原理图，编号，出清单了。
2 }& O' {1 `# Z0 L8 y要做PCB设计时，当然要加上CELL了。
作者: xiesonny    时间: 2012-10-12 10:49
冰妖石 发表于 2012-10-12 10:27 # T8 n+ H3 U0 J- w0 o! g  N; G# k
请教下,2005版本上没有看到右下角有灯呀，怎么设置才有?
% |- m  a- a. H  u
右下角DRC处有几个灯的呀，很小的，
作者: zhongyiwaiting    时间: 2012-10-12 10:52
冰妖石 发表于 2012-10-12 10:44 6 ?- h& D' R: I' _5 h: o7 N
这种就是先不管PCB只管原理图的做法,要做PCB的时候还是得画上cell的。
0 W4 F5 K- ^* a# t% o
可以这样理解:
5 d3 x( H) z+ ]/ L      1.建Symbol时,不指定PKG_TYPE1 k9 X. m" i& m! M
      2.在建Part numger关联CELL
2 u! V" z# g( O/ t1 @4 F      
作者: xiesonny    时间: 2012-10-12 10:54
zhongyiwaiting 发表于 2012-10-12 10:38 4 ~2 i: O) ^( u. z
你创建的PDB(pat number)有没有关联CELL?不然在Expedition中如何DO?
6 f# m6 O4 p% o5 Q
作者: zhongyiwaiting    时间: 2012-10-12 11:04
本帖最后由 zhongyiwaiting 于 2012-10-12 11:06 编辑
4 x: Z7 {: m$ {3 }; ^( d$ w- m
xiesonny 发表于 2012-10-12 10:54
( o/ a3 h2 T& `
8 p' T6 h6 o% D6 v( y
DX-EXP Flow可以这样理解:( w7 U" o: N* P/ d
      1.建Symbol时,不指定PKG_TYPE8 r  p% J& f8 @) w1 h7 i' E( D
      2.在建Part numger关联CELL' @0 v- L: k  @$ ?

- ]2 o1 E3 ]5 N???
作者: 冰妖石    时间: 2012-10-12 11:07
xiesonny 发表于 2012-10-12 10:49 ' I8 o! o$ l2 H' y. m+ E, ^7 H
右下角DRC处有几个灯的呀，很小的，
5 J0 D3 b5 a) r6 y' x5 T
2007版本的我看到有，2005版本没有看到有。
作者: xiesonny    时间: 2012-10-12 11:14
zhongyiwaiting 发表于 2012-10-12 11:04 / K- x) K6 E' Y6 ?6 q
DX-EXP Flow可以这样理解:
& U. ^6 ^( [, ]      1.建Symbol时,不指定PKG_TYPE6 T' W% N; k; Q; d
      2.在建Part numger关联CELL

2 [/ D" H( A% x/ H! CSYM貌似神马都不指定都是可以的，
: o( I1 w: o% p4 c' {1 J8 {不过我一般指定编号，元件值，以及PDB名，前2个显示，后者隐藏，就可以了。
作者: zhongyiwaiting    时间: 2012-10-12 11:23
xiesonny 发表于 2012-10-12 11:14 2 A( ~3 Y  H4 u
SYM貌似神马都不指定都是可以的，
8 \5 O: b' p% R6 s不过我一般指定编号，元件值，以及PDB名，前2个显示，后者隐藏，就可以 ...

( J' R) p8 |5 V; b  r! ~9 d) v/ ^  R4 d2 Z3 C
  Dx-Exp. 创建Part numger时关联CELL?
作者: xiesonny    时间: 2012-10-12 11:28
zhongyiwaiting 发表于 2012-10-12 11:23
. ~+ k( N) l, p8 l$ g4 xDx-Exp. 创建Part numger时关联CELL?

. W$ Y; [- f1 M/ F, S( W6 y  r( @4 l想关联就关联，不想就不关联，
7 C! ~( U8 m* E1 v0 F前面讨论的不关联的意思是，有时候做原理图，不一定要先做CELL。
作者: li_suny    时间: 2012-10-12 15:34
zhongyiwaiting 发表于 2012-10-12 10:16
3 O3 _! X; j4 i$ w# }! [: G不明白你说的:可以先不做Cell（空着）...
! P/ |0 L, q1 @  u, c% X能说详细些!!!

% J4 ^  j$ p2 b0 f' @就是创建Part的时候Cell栏可以先空着，这样无法做PCB，但不影响原理图设计和Package等操作。
作者: li_suny    时间: 2012-10-12 15:38
xiesonny 发表于 2012-10-12 10:46
$ n& }$ |5 u$ b$ g! x8 Ili_suny 已经说得很明白了呀。先不做CELL的意思是，只有SYM+PART就可以画原理图，编号，出清单了。- k! O, g) t0 I( f- r
要做PC ...
4 M  f# \: j6 m9 l" g" u8 b
是的，还可以通过Part创建Cell，对BGA类器件有一些方便之处，可以不用手工输入A，B，C...，因为目前Exp还没有BGA Wizard。
作者: li_suny    时间: 2012-10-12 15:42
冰妖石 发表于 2012-10-12 11:07   q% Y" m& s9 S
2007版本的我看到有，2005版本没有看到有。
& j0 V! ^9 A/ p( \/ l' l$ K+ I0 N
2005没有这几个小灯，但CES和PCB的同步更新可以通过在CES保存设置来实现，而到了EE7.x，CES就没有保存按钮了，关闭CES自动保存，然后同步到PCB，这样操作起来比较麻烦，所以就通过这个灯来同步。
作者: 冰妖石    时间: 2012-10-12 17:48
li_suny 发表于 2012-10-12 15:42 + }5 Y3 W2 y3 A0 l& U+ G& O& P; N
2005没有这几个小灯，但CES和PCB的同步更新可以通过在CES保存设置来实现，而到了EE7.x，CES就没有保存按钮 ...

: L+ b  l5 b9 I明白了，谢谢！
作者: 冰妖石    时间: 2012-10-18 13:02
本帖最后由 冰妖石 于 2012-10-18 13:03 编辑 & D. M( V, w8 l1 w
li_suny 发表于 2012-10-12 15:42
# G5 m: a  [0 X5 P8 {2005没有这几个小灯，但CES和PCB的同步更新可以通过在CES保存设置来实现，而到了EE7.x，CES就没有保存按钮 ...

) L$ d7 s5 U8 x" \4 s* b" j+ ~* D) C
大侠，请教几个问题：
) L( J! x+ y3 F! t: F6 X1.在CPU里面的电源引脚我想多个引脚共用一个VIA过孔，怎么设置？如图，有的时候网络可以两个共用,有的共用后VIA过孔就没有了？( d" @/ v+ t$ H: o5 M7 ^, G1 ^$ W
2.差分线怎么会开来走线？

未命名.JPG (12.66 KB, 下载次数: 0)

未命名.JPG
作者: li_suny    时间: 2012-10-18 16:20
冰妖石 发表于 2012-10-18 13:02   z9 |7 Y0 X7 J/ p5 q# M4 t
大侠，请教几个问题：
: w! ?; ?# n3 _0 Z. ~1.在CPU里面的电源引脚我想多个引脚共用一个VIA过孔，怎么设置？如图，有的时候 ...

! w" Y& ]/ K( z, B* g/ g7 U, c+ {$ r
1.最简单的方法就是把过孔先锁定，然后就不会被自动优化掉。7 ?7 Y  }! e1 q( x: T
2.步骤如下：1）不选择任何网络前提下，点击F3进入布线状态，2）按住ALT键，3）选择网络进行布线。
. L2 V+ r! m. }这样，差分对可分开布线。
作者: 冰妖石    时间: 2012-10-19 10:42
li_suny 发表于 2012-10-18 16:20 . X( D5 P' j6 Y
1.最简单的方法就是把过孔先锁定，然后就不会被自动优化掉。& c& v- y3 ^* x# I+ g* \
2.步骤如下：1）不选择任何网络前提下，点 ...
6 W; r# d' s; ~4 z7 M
谢谢！那如果我要把元件与走线一起移动有办法吗？



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2