EDA365电子工程师网
标题:
allegro15.7中原理图出页符和port无法重命名
[打印本页]
作者:
xingzhang
时间:
2012-8-15 15:28
标题:
allegro15.7中原理图出页符和port无法重命名
这个事情是突然发生的，修改了原理图部分内容后，突然发现所有出页符和port的网络名都不能修改了，
3 J/ a5 u% s0 v
一修改它就会自己生成一串数字。
; l" @- A0 ~8 `0 V" A
这个时候即使重新放置这些符号再重命名也是不行了，但单纯的Netalias可以改。
, G# b3 d0 a9 s4 k. G4 l; S* l
1、试过重新打开软件，重启电脑均无效。
J0 Z" o5 A) w# n" r
2、打开一个其它的正常的设计，怎么改都没问题。
% C' M! X) s- O* l% F0 b% c
3、出问题的这个图，昨天有一个备份，打开修改也没任何问题。
* d4 M5 [( ^- h; Z+ ^: `) T" L) u
4、将出问题的图，修改过的地方都删除，问题依旧。
/ k7 F/ k [/ P# V1 x# ~" y) J
快被它搞疯了，设计没法进行下去了，着急，求解决办法或思路，感谢。
}1 l" {. K6 K! p
: p2 N+ Q2 ]6 c1 H8 D' u
问题截图：
' X& n. \+ L7 R- m* @% y8 J- Z
问题截图.JPG
(17.08 KB, 下载次数: 2)
下载附件
保存到相册
2012-8-15 15:27 上传
作者:
xingzhang
时间:
2012-8-16 16:14
自己顶，好不容易从之前备份的一个版本改过来，结果又出现这个问题，郁闷中
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
