EDA365电子工程师网

标题: 请教：想问问大家平时的退耦电容的容值是怎么确定的？ [打印本页]

作者: wzwang2000 时间: 2012-8-8 15:58
标题: 请教：想问问大家平时的退耦电容的容值是怎么确定的？
想问下各位大虾，去耦电容是怎么选择的？我看有个资料上说0.1uF它自身的电感为5uF,所以并联共振频率为7MHz左右，我不知道它怎么算出来的，我算的是225KHz，然后它根据共振频率为7MHz，推出0.1uF电容对10MHz一下频率就有较好的退耦效果。想问下大家平时是怎么确定退耦电容容值的？一直想弄明白。 {:soso_e183:}

作者: AltiumDesigner 时间: 2012-8-10 12:54
Rc=R+1/jwc+jwL=R+j(wL-1/wC) wL=1/wC时谐振，

作者: wzwang2000 时间: 2012-8-10 12:57

AltiumDesigner 发表于 2012-8-10 12:54 # s% n! F5 I# Z- N D: ^& b
Rc=R+1/jwc+jwL=R+j(wL-1/wC) wL=1/wC时谐振，

恩，我是这么算的，但是算的跟别人说的不对哈。

作者: zuowei_888 时间: 2012-8-11 13:56
我是这么算的，但是算的跟别人说的不对哈。

作者: happjsh 时间: 2012-8-17 11:16
一般都是0.1uF

作者: 北漂的木木 时间: 2012-8-22 17:54
个人认为：一般都用0.1uF，高频可以用0.01uF。对于输出电流大的片子，还要用4.7~10uF并。

作者: 月丶夜 时间: 2012-11-24 22:56
频率的倒数，你要避开的频率越多，就多并几个容值得。
距离7M倒数最近的就是0.1u了，别的电容厂家不给你单独生产，呵呵

作者: dragonds 时间: 2012-11-27 22:28
我一般都是尝试，看效果

作者: yuhuikeji 时间: 2012-12-11 08:17
好像都用的是跟计算值相近的，没有很精确的，噪声本来就是一个范围。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)