EDA365电子工程师网

标题: AD高手帮忙，还是关于违反元件间距规则的问题 [打印本页]
作者: guantouren    时间: 2012-7-25 03:51
标题: AD高手帮忙，还是关于违反元件间距规则的问题
还是关于ALTIUM的元件间距违反规则的问题，我的前一贴可能大家没看明白，这回说详细点吧。
. r* H( b8 V6 @4 K* E& w每个人肯定都想把元件放的整整齐齐的，并且以最小规则约束间距靠紧，比如像下图，我设置的是0.2mm的元件间距，不是线间距。
* y* |( S7 |- _: z! [
! U) F: P2 z. S) A首先说明这是0603的元件，我做的很规整，丝印线0.2mm，宽1.6mm，长3.2mm。可是我在ALTIUM放置元件的时候，发现以0.05mm的GRID移动时，竟然不能以最小元件间距0.2mm放置，就像下图，4个0.05mm的间距明明是0.2mm，可是报告说我违反了component clearance规则，这个在PROTEL99SE里是完全没问题的。; G1 H3 ]- E6 v( @) M# K8 F

* D- h+ Y/ C' o# l还有更纳闷的事，下图也是4个0.05mm的GRID，可是却报告说间距是0.138mm1 B  k) p/ O( s1 h, }( `
2 |2 h$ r, I+ H1 c
我查了半天才发现，选中上面的元件时其阴影超出了元件封装范围，见下图5 s) J" e- O# K% |1 q
; B$ N( l6 z! o9 ]& w
所以这里确实要比0.2mm的元件间距要小，我就不明白了超出的阴影范围哪来的，还有我的两个电阻没有这个阴影，可为什么还是报错
: U/ T$ z- M# s' F" D
6 l- y  C+ U6 i" |3 `' W$ h8 L7 s+ c3 p
还有个问题，为什么顶层，底层的元件放一起也会说违反元件间距约束
) ?" |' o" j6 m6 ?4 ^1 E5 I- E0 _ 6 [5 s3 N0 z5 O

6 z$ U3 a3 P$ S, c6 j4 c请AD高手帮帮我，非常感激
9 G4 q( f5 A' s4 F2 U; i- [
作者: 77991338    时间: 2012-7-25 08:34

+ x1 _1 K+ m  ^; a2 z. {你把你选的那个Infinite选项勾选成Specified试试....
作者: 77991338    时间: 2012-7-25 08:39
其实想要在在布局的时候把器件摆放的美观没有必要这样...你这样设置器件间距规则是自寻烦恼...你可以将这个规则关闭...布局的时候使用15mil以上的grid进行大致布局...关于容阻的摆放就可以用5mil-10mil的grid就行了....也许是我的个人习惯...我都是这样布局的...器件间距规则我从来不开的....
作者: 黑驴蹄子    时间: 2012-7-25 09:02
这个问题就清楚了嘛，其实元件的间距根本不是以元件的丝印来决定的，LZ大概只用AD和protel，所以对这个概念不是很清楚
5 g' x$ F' M1 |4 i  S+ w1 A% G0 X
如果你用PADS和ALLEGRO的话你就知道了，我拿ALLEGRO封装制作给你说明：9 x3 s; M3 F) _+ u7 u
3 m7 t7 ^4 I5 |1 u7 ?
在ALLEGRO制作元件封装的时候，通常CLASS有个Package Geometry项目
" s. |& U! T2 F下面SUBCLASS有个Place_Bound_Top，而在这个想添加Bound_Top为的就是来定元件的占地区域8 d' h2 ^* j: Y2 Q( @, o) Z
这个区域一般都要比元件的最外边框要大一点点（当时是根据设计者来的）4 p; @/ ]! @( w& U/ F+ i
3 K" j! s3 Q; a: r1 R
在AD中，简化了这些概念而已，其实元件默认的Bound还是有的，只是一般我们不去设计，在封装向导的最后几步，有几个项目，我们一般是直接按默认的点，我也没仔细去研究，其中好像就有元件的外形大小设置，下图是我从AD封装向导截来的6 X" N3 A; ~# v
0 O7 |0 H( u  |2 g+ l5 |- I% k7 a& M
我说了这么多希望你明白了6 i3 p# q- X4 d; p' G

; J. M7 [2 ]1 u$ p& o/ }
/ |; B& w! ?* g+ r9 c
8 W+ w$ Y* h: U
3 s! O: I) K6 m8 ]2 ]1 u
: U2 x# m% g% B) f. O' A
作者: 黑驴蹄子    时间: 2012-7-25 09:05
77991338 发表于 2012-7-25 08:34 1 @+ M! X) |! q
你把你选的那个Infinite选项勾选成Specified试试....

0 }: ~6 Z' Y" {这个是设置垂直间距模式：无限间距模式和指定间距模式
作者: 77991338    时间: 2012-7-25 09:49
黑驴蹄子 发表于 2012-7-25 09:05 8 {7 c! K; E  E: v# z! `
这个是设置垂直间距模式：无限间距模式和指定间距模式

' U8 I) b8 V. e$ u) ?他不是说有些器件分别摆放在TOP和BOTTOM层也会报错么...好像是把这个设置更改下就好了.....
作者: guantouren    时间: 2012-7-25 12:49
黑驴蹄子 发表于 2012-7-25 09:02
* a2 f7 j' i) @这个问题就清楚了嘛，其实元件的间距根本不是以元件的丝印来决定的，LZ大概只用AD和protel，所以对这个概念 ...

) ^! O* x: P4 i' {. @1 U还是不明白，因为我把那个器件封装重画了一下，原来一条直线是好几条线接起来的，改成一整条线了，其阴影范围不会超出丝印线，但是这样违反元件间距的提示依然存在，而且图上两个电阻上下摆放是绿的，但是左右摆放，也是0.2mm的间距就没有问题，不要说我太较真，只是我认为PROTEL99能做到的ALTIUM肯定可以，但事实不是这样。
作者: 77991338    时间: 2012-7-25 13:37
方便的话就把你PCB传上来吧...大家一起研究下...
作者: andyxie    时间: 2012-7-25 23:24
还有丝印与焊盘等的间距呀，一般情况建议关闭丝印间距检查， 靠目测是最好的检查。
作者: wanghanq    时间: 2012-8-15 21:30
本帖最后由 wanghanq 于 2012-8-15 21:40 编辑
- A' E8 F9 p8 L
guantouren 发表于 2012-7-25 12:49
- H/ h1 H: z/ ^0 x& T/ ?... 不要说我太较真，只是我认为PROTEL99能做到的ALTIUM肯定可以，但事实不是这样...

" C3 {7 s" Y8 O99se能做到的AD基本都能做到，AD能做到的99不能做到（最基本的如 效率的提高），
/ i. h) N7 u# i/ B8 e5 a0 l6 m4 S& Y, s
你当前的这个现象和你个人操作不当有关，建议带附件提问（这都是简单问题最基本的发问前提），建议楼主在
4 }- U, R4 B1 w6 Z4 H4 V
4 _! Z) e0 h6 e  ~: s: U! a' G! X* o网上找 提问的艺术、提问的智慧 ...
; V* f" f& U6 q7 V7 W) Q; c
# o' d/ [: U4 N5 \6 t已收录到帖子：
0 f  V8 e. w! y+ e+ n【给初学】答非所问 杂乱汇总贴 “ 鱼 渔 ”
. {8 o& ^5 H& f$ v: thttp://forum.pcbbbs.com/forum.ph ... 8&fromuid=63313
. U( _* t: u  x6 U这个帖子中有篇类似的提问，你可顺便看看
作者: 黑驴蹄子    时间: 2012-8-16 08:50
wanghanq 发表于 2012-8-15 21:30   ^3 s3 J8 I4 x  a- G
99se能做到的AD基本都能做到，AD能做到的99不能做到（最基本的如 效率的提高），
  c/ X+ m* v+ B" x' F9 `% f0 G" a4 h' r0 m
你当前的这个现象和你 ...

& k3 O" f2 H/ V5 R% E$ e朋友你是PCB，论坛protel版块的版主啊？以前我也注，册过们后来发现人气不行我没上过了( B6 V! d. o4 B5 I2 J) D' z5 `
4 n& m  n& Z: N0 M* `9 A& o5 Q- q
刚刚看了，好像又改版了是吧？改版后看着挺不错啊{:soso_e120:}
作者: hnnhyhj    时间: 2012-8-16 16:00
建议关掉此规则！没多大用！
作者: wanghanq    时间: 2012-8-17 00:16
本帖最后由 wanghanq 于 2012-8-17 00:27 编辑
$ C0 W& {2 W. B9 V
黑驴蹄子 发表于 2012-8-16 08:50 ( d" s2 `4 ]# w8 k' D
朋友你是PCB，论坛protel版块的版主啊？以前我也注，册过们后来发现人气不行我没上过了, q5 |1 B2 S: W$ w) Y: ?2 \
* {5 z4 l7 R5 a# c/ c+ e
刚刚看了，好像 ...

3 B& i7 V4 q( v- K2 {) A" i: A5 m4 R4 u) b3 M6 J9 _  l
人气是相对的，eda365/pcbbbs（还有其它好论坛）里都有很好的经典帖子供大家搜索学习（现在把它俩等同做内容链接），
) ]! I3 l6 B1 b2 ]5 n7 V: p新手碰到的问题大多都有答案在里面，  a' P# u, h9 r5 u) O1 R
可惜现在的新手多只会重新“呐喊”询问，好像只有他是第一个发问的初学者，却耐不下心来自己翻看旧帖7 ?0 t1 {6 k% f8 n/ [9 s; x

+ X" W+ {/ I% D无意被抬上实习位置，软件操作多是之前的零星记忆，回复多只是起到 提示作用 做操作参考, A' I) Q/ O$ j: v
既然不是专业人士，就整理些对初学者认为有用的帖子整理（也就这点个人能力），专业方面的知识还是要由专业人士来答复
作者: 黑驴蹄子    时间: 2012-8-17 08:24
wanghanq 发表于 2012-8-17 00:16
- h7 P, {% B1 x3 g. _6 p  q- a人气是相对的，eda365/pcbbbs（还有其它好论坛）里都有很好的经典帖子供大家搜索学习（现在把它俩等同做 ...
. J" [. B3 T! \9 ~1 s9 d! h0 }
PCB BBS有个超级恶心的地方——很多帖子回复才可以浏览，这个我最反感了这个
+ ?4 P/ D6 O8 \" j6 {
; [- j  E  T# d# Z( J, \  D* Y, o我一般在21，IC
作者: wanghanq    时间: 2012-8-17 23:14
黑驴蹄子 发表于 2012-8-17 08:24
0 _3 w- n- F% Q- M, f) C0 {0 @PCB BBS有个超级恶心的地方——很多帖子回复才可以浏览，这个我最反感了这个
" Q8 z0 C: B; H; x1 o/ k% g
5 ~$ J7 c9 j+ T' I我一般在21，IC

& z0 [; F0 |% p% X( D/ f; C! B, `这个超级恶心的地方  应该是发帖人所为，怪不得论坛的（或者是否可让论坛取消这种用户权限）。' h* P- L5 t# }1 f

! e. z3 k" A  O- [感触雷同，所有很少发这种需要回复才能查看的帖子...
+ \* J. c) n' S6 u8 R4 [1 x; W! K! h3 x/ j& W
6 @/ k3 K% f; W. o6 {
蹄子：看看这个帖子：
7 y) |% X2 ^9 m5 n% A9 w$ aAD中关于如何设置文件的打印（PDF）
# `. c0 V- _; j9 q! w) {https://www.eda365.com/forum.php? ... 06&fromuid=41698 Q9 W' j' g3 R
“如果您要查看本帖隐藏内容请回复”
作者: zhangxingyun    时间: 2012-8-20 15:10
零件自身所带的PACKAGE GEOMETRY/ PLACE_BOUND层你重新修改或是删掉，就Ok了。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2